鄭培秋 董慧穎 張啟東

[摘 要]介紹了視頻輸入處理芯片TVP5150的功能與特點(diǎn),著重分析了基于EP1C20控制TVP5150的硬件接口及對(duì)具有ITU-R BT.656格式的數(shù)字圖像數(shù)據(jù)讀取與處理。

[關(guān)鍵詞]EP1C20 TVP5150 數(shù)字圖像 ITU-R BT656

[中圖分類(lèi)號(hào)]TN911[文獻(xiàn)標(biāo)識(shí)碼]A[文章編號(hào)]1007-9416(2009)11-0006-02

引言

在圖像處理系統(tǒng)的前端,多采用高度集成的視頻解碼芯片實(shí)現(xiàn)圖像的采集功能。TI公司的視頻解碼芯片TVP5150以其卓越的性能和高性?xún)r(jià)比廣泛地得到應(yīng)用,它能將模擬視頻信號(hào)轉(zhuǎn)換成為符合ITU-R BT.656標(biāo)準(zhǔn)的數(shù)字信號(hào),可以很方便的利用FPGA來(lái)進(jìn)行信號(hào)處理。本文就是利用EP1C20配置成控制器通過(guò)IIC總線(xiàn)控制,設(shè)置TVP5150的工作狀態(tài),讀取與存儲(chǔ)標(biāo)準(zhǔn)的數(shù)據(jù)。

1 TVP5150的基本功能與特點(diǎn)

TVP5150是TI公司的一種可編程視頻輸入處理芯片,采用CMOS工藝。內(nèi)部包含兩路模擬處理通道,能實(shí)現(xiàn)抗混疊濾波、9位A/D轉(zhuǎn)換、自動(dòng)箝位、自動(dòng)增益控制(AGC)、時(shí)鐘發(fā)生(CGC)、多制式解碼、亮度,對(duì)比度,飽和度控制(BCS)和多標(biāo)準(zhǔn)VBI數(shù)據(jù)解碼等功能。

TVP5150是超低功耗、支持NTSC/PAL/SECAM等格式的高性能視頻解碼器,在正常工作時(shí),它的功耗僅115 mw,并且具有超小封裝(32腳的TQFP),因此非常適用于便攜、批量大、高質(zhì)量和高性能的視頻產(chǎn)品。它可以接收2路復(fù)合視頻信號(hào)(CVBS)或1路S-Video信號(hào)。通過(guò)FPGA配置成的IIC總線(xiàn)控制器設(shè)置內(nèi)部寄存器,可以輸出8位4:2:2的ITU-R BT.656信號(hào)(同步信號(hào)內(nèi)嵌),以及8位4:2:2的ITU-R BT.601信號(hào)(同步信號(hào)分離,單獨(dú)引腳輸出)。

2 IIC總線(xiàn)簡(jiǎn)介

2.1 IIC總線(xiàn)的基本原理

IIC串行傳輸總線(xiàn)提供了比較完善的總線(xiàn)協(xié)議,以二根信號(hào)線(xiàn)(雙向數(shù)據(jù)線(xiàn)(SDA)和串行時(shí)鐘線(xiàn)(SCL))實(shí)現(xiàn)了完善的全雙工同步數(shù)據(jù)傳輸,并且接口電路簡(jiǎn)單,可以極方便地構(gòu)成多機(jī)系統(tǒng)和外圍器件擴(kuò)展系統(tǒng),因而得到了廣泛地應(yīng)用。

IIC總線(xiàn)備用時(shí)SCL和SDL都必須保持高電平狀態(tài),只有關(guān)閉IIC總線(xiàn)才使SCL鉗位在低電平。數(shù)據(jù)傳輸時(shí),在SCL高電平期間SDL必須保持有穩(wěn)定的邏輯電平狀態(tài),只有在時(shí)鐘線(xiàn)SCL為低電平時(shí),才允許數(shù)據(jù)線(xiàn)上的電平狀態(tài)變化?？偩€(xiàn)上每一幀數(shù)據(jù)均為一個(gè)字節(jié),但啟動(dòng)IIC總線(xiàn)后,傳送的字節(jié)數(shù)沒(méi)有限制,只要求每傳送一個(gè)字節(jié)后,對(duì)方回應(yīng)一個(gè)應(yīng)答位。在發(fā)送時(shí),首先發(fā)送的是數(shù)據(jù)的最高位,每次傳送開(kāi)始有起始信號(hào),結(jié)束時(shí)有停止信號(hào)。

2.2 I2C總線(xiàn)信號(hào)時(shí)序

IIC總線(xiàn)是同步傳輸總線(xiàn),總線(xiàn)信號(hào)完全與時(shí)鐘同步。為了保證總線(xiàn)數(shù)據(jù)的可靠傳輸,對(duì)總線(xiàn)上的信號(hào)時(shí)序做了嚴(yán)格的規(guī)定,傳輸數(shù)據(jù)時(shí)有起始位(S),終止位(P),發(fā)送零及應(yīng)答位(A),發(fā)送1及非應(yīng)答位(A)?？偩€(xiàn)信號(hào)時(shí)序要求如圖1所示。

(1)起始信號(hào)(s):在時(shí)鐘SCL為高電平時(shí),數(shù)據(jù)線(xiàn)SDA出現(xiàn)由高電平向低電平變化時(shí),啟動(dòng)IIC總線(xiàn)。

(2)終止信號(hào)(P):在時(shí)鐘SCL為高電平時(shí),數(shù)據(jù)線(xiàn)出現(xiàn)由低到高的電平變化時(shí),將停止IIC總線(xiàn)數(shù)據(jù)傳送。

(3)應(yīng)答位信號(hào)(A):IIC總線(xiàn)上第9個(gè)時(shí)鐘脈沖對(duì)應(yīng)于應(yīng)答位。相應(yīng)數(shù)據(jù)線(xiàn)上低電平時(shí)為“應(yīng)答”信號(hào)(A),高電平時(shí)為“非應(yīng)答”信號(hào)(A)。

(4)數(shù)據(jù)位傳送在IIC總線(xiàn)啟動(dòng)后或應(yīng)答信號(hào)后的第1—8個(gè)時(shí)鐘脈沖對(duì)應(yīng)于一個(gè)字節(jié)的8位數(shù)據(jù)傳送。脈沖高電平期間,數(shù)據(jù)串行轉(zhuǎn)送,低電平期間為數(shù)據(jù)準(zhǔn)備,允許總線(xiàn)上數(shù)據(jù)電平變換。

3 FPGA控制TVP5150的硬件接口實(shí)現(xiàn)

FPGA具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。因此利用

FPGA的可編程實(shí)現(xiàn)視頻解碼器的控制是非常方便的,能根據(jù)所選解碼器的不同編程實(shí)現(xiàn)各種功能。FPGA控制解碼器的一般硬件接口如圖2所示。

3.1 標(biāo)準(zhǔn)的BT.656并行數(shù)據(jù)結(jié)構(gòu)

BT.656并行接口除了傳輸4∶2∶2的YCbCr視頻數(shù)據(jù)流外,還有行、列同步所用的控制信號(hào)。一幀圖像數(shù)據(jù)由一個(gè)625行、每行1728字節(jié)的數(shù)據(jù)塊組成。其中, 23 ～311行是偶數(shù)場(chǎng)視頻數(shù)據(jù), 336～624行是奇數(shù)場(chǎng)視頻數(shù)據(jù),其余為垂直控制信號(hào)。

SAV和EAV信號(hào)有3字節(jié)的前導(dǎo): FF、FF、00;最后1字節(jié)XY表示該行位于整個(gè)數(shù)據(jù)幀的位置及如何區(qū)分SAV、EAV。XY字節(jié)各比特位的含義為最高位為固定數(shù)據(jù)1;第六位F=0表示偶數(shù)場(chǎng), F=1表示奇數(shù)場(chǎng);第五位V=0表示該行為有效視頻數(shù)據(jù),V = 1表示該行沒(méi)有有效視頻數(shù)據(jù); 第四位H=0表示為SAV信號(hào),H = 1表示為EAV信號(hào);第三位到最低位 P3～P0為保護(hù)信號(hào),由F、V、H信號(hào)計(jì)算生成; P3 =V異或H; P2 = F異或H; P1 = F異或V; P0 = F異或V異或H。

3.2 TVP5150控制器在FPGA中的實(shí)現(xiàn)

根據(jù)BT.656的數(shù)據(jù)結(jié)構(gòu)特點(diǎn),利用內(nèi)嵌信號(hào)EAV、SAV產(chǎn)生控制信號(hào)剔除完整幀中的無(wú)效的消隱信號(hào)。首先判斷輸入的數(shù)據(jù)是否含有三個(gè)前導(dǎo)字節(jié)FF、FF、00,因?yàn)楹羞@三個(gè)字節(jié)的數(shù)據(jù)可能是有效數(shù)據(jù)的開(kāi)始或者結(jié)束,當(dāng)判斷到這個(gè)信號(hào)后,就可以開(kāi)始接收有效數(shù)據(jù)。接收有效數(shù)據(jù)時(shí)必須嚴(yán)格按照從偶數(shù)場(chǎng)第一行開(kāi)始,直到接收完完整一幀的數(shù)據(jù),只有按照這個(gè)順序接收數(shù)據(jù)才不會(huì)發(fā)生丟失數(shù)據(jù)等異常現(xiàn)象,這樣做能夠簡(jiǎn)化控制器的編程實(shí)現(xiàn),詳細(xì)的接收過(guò)程如圖3所示。當(dāng)接收滿(mǎn)一幀后就存入FIFO中進(jìn)行緩存,等待處理器進(jìn)行處理。

4 結(jié)語(yǔ)

本文介紹了視頻解碼器TVP5150的特點(diǎn),給出了FPGA控制該芯片進(jìn)行BT.656格式數(shù)據(jù)的接收方法,該方法已經(jīng)在FPGA某圖像處理系統(tǒng)中驗(yàn)證過(guò),這種接口的控制方便而簡(jiǎn)單,系統(tǒng)在整個(gè)數(shù)據(jù)傳輸中穩(wěn)定可靠。IIC是一種簡(jiǎn)單的通訊協(xié)議,IIC總線(xiàn)是由數(shù)據(jù)線(xiàn)SDA和時(shí)鐘SCL構(gòu)成的串行總線(xiàn)可發(fā)送和接收數(shù)據(jù),這在FPG中較容易模擬實(shí)現(xiàn).

[參考文獻(xiàn)]

[1] TVP5150PBS Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI.2006

[2] 何立民.I2C總線(xiàn)應(yīng)用系統(tǒng)設(shè)計(jì).北京:北京航空航天大學(xué)出版社.1999.

[3] ITU2R BT.656-4.Interfaces for Digital Component VideoSignals in 5252line and 6252line Television Systems Operatingat the 4∶2∶2 Level [S].1998.