基于ＦＰＧＡ的高速實時數(shù)據(jù)采集系統(tǒng)設計
2009-05-31 05:43皮代軍張海勇葉顯陽秦水介
現(xiàn)代電子技術 2009年6期
皮代軍 張海勇 葉顯陽 秦水介
摘要：設計一款基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)采用FPGA作為控制器，主要完成通道選擇控制及增益設置、A/D轉(zhuǎn)換控制、數(shù)據(jù)緩沖異步FIFO三部分功能。系統(tǒng)采用Verilog HDL語言，通過軟件編程控制硬件實現(xiàn)通道的選擇和可編程增益放大器放大倍數(shù)的設置，利用FPGA內(nèi)部自帶的RAM設計16位的FIFO，實現(xiàn)數(shù)據(jù)的緩沖存儲。這種基于FPGA的同步采集、實時讀取采集數(shù)據(jù)的方案，可以提高系統(tǒng)采集和傳輸速度。系統(tǒng)的仿真驗證結果顯示，所設計的高速實時數(shù)據(jù)采集系統(tǒng)達到了預期的功能。
猜你喜歡
少先隊活動(2021年4期)2021-07-23
北京航空航天大學學報(2021年6期)2021-07-20
電子制作(2019年19期)2019-11-23
電腦報(2019年11期)2019-09-10
電子制作(2018年19期)2018-11-14
沈陽醫(yī)學院學報(2015年1期)2015-12-27
醫(yī)學教育管理(2015年3期)2015-12-01
科技與創(chuàng)新(2014年4期)2014-05-19
電子設計工程(2014年18期)2014-02-27
都市快軌交通(2014年4期)2014-02-27
