基于覆蓋率的集成電路驗證

羅登富　趙建明

摘要：隨著集成電路規(guī)模和復(fù)雜度的逐漸提高，百萬千萬門級以上的集成電路驗證消耗了整個芯片開發(fā)過程大約70％的時問，不僅需要專職的團(tuán)隊，而且人數(shù)通常是設(shè)計團(tuán)隊的1.5～2倍。針對當(dāng)前超大規(guī)模集成電路驗證的這個瓶頸，在傳統(tǒng)驗證平臺的基礎(chǔ)上提出了代碼覆蓋率和功能覆蓋率、隨機(jī)激勵與定向激勵結(jié)合的驗證方法。代碼覆蓋率確保代碼的執(zhí)行，功能覆蓋率確保功能點(diǎn)的覆蓋，隨機(jī)與定向激勵結(jié)合在驗證的各個階段有針對性地編寫測試用倒，三者相互結(jié)合實(shí)現(xiàn)高效率驗證。此方法在多協(xié)議標(biāo)簽交換轉(zhuǎn)發(fā)芯片項目中將驗證時間縮短了三個月，而且問題的收斂速度加快，驗證的規(guī)格更可靠。與傳統(tǒng)的驗證方法相比，此方法提高了驗證效率，縮短了驗證周期，增強(qiáng)了可靠性，對今后的項目開發(fā)有重要借鑒意義和指導(dǎo)意義。