沈緒榜

摘要：本文從數(shù)據(jù)流動的計(jì)算模式、并行計(jì)算的陣列芯片、應(yīng)用演變的數(shù)學(xué)技術(shù)、以及硅基芯片的制造技術(shù)等4個方面，研究了陣列處理器系統(tǒng)芯片的發(fā)展，提出了一種統(tǒng)一體系結(jié)構(gòu)的陣列處理器系統(tǒng)芯片，簡稱APU系統(tǒng)芯片。

關(guān)鍵詞：計(jì)算模式；陣列處理器；系統(tǒng)芯片

1971年發(fā)明的處理器芯片起著定義計(jì)算機(jī)的作用，從此，計(jì)算機(jī)是按照處理器芯片的發(fā)展而演變的，是芯片上的計(jì)算機(jī)，處理器芯片的ISA(Instruction Set Architecture，指令集架構(gòu))已是國外的一統(tǒng)天下。1987年人們提出了系統(tǒng)芯片(SoC)的概念，研究如何將計(jì)算機(jī)的系統(tǒng)設(shè)計(jì)都轉(zhuǎn)移到系統(tǒng)芯片設(shè)計(jì)上來，將起到換代的作用。系統(tǒng)芯片已有總線互連的MP(Multi—Processor，多處理器)系統(tǒng)芯片與網(wǎng)絡(luò)互連的AP(Array Processor，陣列處理器)系統(tǒng)芯片，但AP系統(tǒng)芯片還沒有發(fā)展到成熟的階段。給我國的芯片設(shè)計(jì)提供了一次競爭的機(jī)會。因此，我們對MPP(Massively Pardlel Processing，大規(guī)模并行處理)系統(tǒng)芯片體系結(jié)構(gòu)進(jìn)行了研究。現(xiàn)在，又從數(shù)據(jù)流動的計(jì)算模式、并行計(jì)算的陣列芯片、應(yīng)用演變的數(shù)學(xué)技術(shù)、以及硅基芯片的制造技術(shù)等4個方面的統(tǒng)一，研究了陣列處理器系統(tǒng)芯片的發(fā)展問題，提出了如何設(shè)計(jì)一種統(tǒng)一體系結(jié)構(gòu)的陣列處理器系統(tǒng)芯片，簡稱APU(Array Processing for Unification architecture，統(tǒng)一體系結(jié)構(gòu)的陣列處理器)系統(tǒng)芯片。

數(shù)據(jù)流動的計(jì)算模式的統(tǒng)一

1935年的圖靈抽象機(jī)定義了控制數(shù)據(jù)流動而完成計(jì)算的計(jì)算模式，現(xiàn)在已形成了指令流、數(shù)據(jù)流與構(gòu)令流三種控制數(shù)據(jù)流動的計(jì)算模式?，F(xiàn)在流行的控制數(shù)據(jù)流動的計(jì)算模式主要是馮，諾依曼的指令流計(jì)算模式，有SISD、SIMD、MISD與MIMD四種體系結(jié)構(gòu)的指令流計(jì)算模式。但現(xiàn)在的單核／多核／眾核芯片，只宴現(xiàn)了SISD的指令流計(jì)算模式，以及MMX[SIMD]，流水線[MISD]，VLIW[MIMD]等低并行計(jì)算度的指令流計(jì)算模式。由于SIMD的指令流計(jì)算模式最適合圖像處理算法，SIMD體系結(jié)構(gòu)的處理器與計(jì)算機(jī)早已得到了發(fā)展。數(shù)據(jù)流計(jì)算模式是采用電路設(shè)計(jì)的ASIC／ASSP芯片，或者是靜態(tài)重構(gòu)的FPGA芯片實(shí)現(xiàn)的，而構(gòu)令流計(jì)算模式是通過可重構(gòu)的RCDevice(Re Configurable Device)芯片實(shí)現(xiàn)的，它們的計(jì)算效率高，應(yīng)用的設(shè)計(jì)門檻也高，沒有程序設(shè)計(jì)的靈活性，芯片的品種多。因此，我們研究并實(shí)現(xiàn)了MISD／MIMD的指令流計(jì)算模式，它不僅具有數(shù)據(jù)流／構(gòu)令流計(jì)算模式的計(jì)算高效性，而且具有程序設(shè)計(jì)的靈活性，應(yīng)用的設(shè)計(jì)門檻低，芯片的品種少等。計(jì)算模式的統(tǒng)一就是用MISD／MIMD的指令流計(jì)算模式，取代沒有程序設(shè)計(jì)靈活性的數(shù)據(jù)流／構(gòu)令流計(jì)算模式，使所有計(jì)算統(tǒng)一成指令流計(jì)算模式。

并行計(jì)算的陣列芯片的統(tǒng)一

從并行計(jì)算來看，有任務(wù)級并行計(jì)算、數(shù)據(jù)級并行計(jì)算、操作級并行計(jì)算與指令級并行計(jì)算的陣列芯片?，F(xiàn)在的MPP計(jì)算機(jī)主要是按任務(wù)級并行(TLP，Task Level Parallel)完成計(jì)算的：是采用單核／多核／眾核芯片實(shí)現(xiàn)的。單核／多核／眾核芯片正在向TLP計(jì)算的MP系統(tǒng)芯片與AP系統(tǒng)芯片演變，TLP計(jì)算是將任務(wù)(進(jìn)程／線程)映射到核(處理器)上完成計(jì)算的，是一種MPMD的計(jì)算。由于任務(wù)(進(jìn)程／線程)之間存在同步與互斥問題，TLP計(jì)算的效率低、編程復(fù)雜。數(shù)據(jù)級并行(DLP，Data Level Parallel)計(jì)算是按SIMD模式完成的計(jì)算，主要是采用指令流計(jì)算模式中的SIMD體系結(jié)構(gòu)實(shí)現(xiàn)的，已有GPU等系統(tǒng)芯片，以及GPu或者是CPU+GPU的MPP計(jì)算機(jī)。操作級并行(OLP，Operation Level Parallel)計(jì)算是在數(shù)據(jù)流計(jì)算模式的ASIC／ASSP／FPGA陣列芯片，與構(gòu)令流計(jì)算模式的RC Device的陣列芯片上完成并行計(jì)算的，沒有程序設(shè)計(jì)(改變)的靈活性?？茖W(xué)和藝術(shù)都是用來探索4維的時空關(guān)系的，APU系統(tǒng)芯片是采用pE(processing Element)之間的鄰接(abutting)技術(shù)，探索4維的時空并行計(jì)算關(guān)系的，實(shí)現(xiàn)DLP計(jì)算與指令級并行(ILP，InstrucUon Level Parallel)計(jì)算的。陣列芯片的統(tǒng)一就是SIMD的DLP計(jì)算與MISD／MIMD的ILP計(jì)算，是采用處理元之間鄰接互連(Abutting)的APu系統(tǒng)芯片統(tǒng)一實(shí)現(xiàn)的。

應(yīng)用演變的數(shù)學(xué)技術(shù)的統(tǒng)一

計(jì)算科學(xué)是源于數(shù)學(xué)思維與工程思維的“數(shù)學(xué)技術(shù)”。它改變了人們的思維方式。芯片集成度按照摩爾預(yù)言速度上升的結(jié)果，在高性能計(jì)算、網(wǎng)絡(luò)化計(jì)算與嵌入式計(jì)算的應(yīng)用演變中，數(shù)學(xué)技術(shù)促進(jìn)了計(jì)算機(jī)的新發(fā)展。高性能計(jì)算機(jī)主要是通過模擬幫助人類了解世界與創(chuàng)造世界的，有地球模擬機(jī)、藍(lán)色風(fēng)暴、宇宙計(jì)算機(jī)、密碼破譯機(jī)與武器模擬機(jī)等。這些計(jì)算機(jī)的名稱就說明了它們的應(yīng)用演變，都需要通過數(shù)學(xué)技術(shù)建立很復(fù)雜的數(shù)學(xué)模型，以及實(shí)驗(yàn)或觀測的數(shù)據(jù)庫。模擬的核心就是建立一個與真實(shí)或者虛擬系統(tǒng)相關(guān)的數(shù)學(xué)模型，通過數(shù)學(xué)模型與數(shù)據(jù)庫探討對高性能計(jì)算機(jī)體系結(jié)構(gòu)的影響。網(wǎng)絡(luò)化計(jì)算的通信作用是非常成功的，從根本上改變了世界的信息基礎(chǔ)設(shè)施?，F(xiàn)在，隨應(yīng)用演變的數(shù)學(xué)技術(shù)，使計(jì)算機(jī)網(wǎng)絡(luò)的作用已從通信作用，發(fā)展到資源共享的服務(wù)作用，叫做網(wǎng)紹計(jì)算(Net-Centric Computing)／網(wǎng)格計(jì)算(Grid Computing)與網(wǎng)絡(luò)存儲。在高性能并行計(jì)算與大容量存儲系統(tǒng)的支持下，云計(jì)算與SaaS(Software as a Service，Storage as a Service，軟件即服務(wù)，存儲即服務(wù))或Haas(Hardware a5 a Service，硬件即服務(wù))等數(shù)學(xué)技術(shù)使下一代數(shù)據(jù)中心將扮演“數(shù)據(jù)電廠”與“數(shù)據(jù)銀行”的服務(wù)角色。

嵌入式計(jì)算是一種計(jì)算技術(shù)與物理世界相結(jié)合的服務(wù)模式，有人叫做具體化與物理化應(yīng)用。模擬了人類與物理世界交互的形式，成了有傳感器(模擬人的視覺、聽覺與感覺等)與執(zhí)行機(jī)構(gòu)(模擬人的四肢)的計(jì)算機(jī)，并通過隨應(yīng)用演變的數(shù)學(xué)技術(shù)，讓工業(yè)機(jī)器能像人一樣自主工作。雖然現(xiàn)在人工智能的數(shù)學(xué)技術(shù)只使機(jī)器人有了邏輯思維能力、部分形象思維能力，基本沒有創(chuàng)造思維能力，但為機(jī)器人研究帶來了有創(chuàng)見的方法。從形狀來說，有人形機(jī)器人與非人形機(jī)器人。而美國國防部的變形機(jī)器人就是要通過隨應(yīng)用演變的數(shù)學(xué)技術(shù)，使機(jī)器人具有自組裝能力，可保證機(jī)器人

能成功地登上星球表面。從功能實(shí)現(xiàn)方法來說，有人工方法與自然的仿生方法。人工方法的機(jī)器人有手術(shù)機(jī)器人、自動駕駛機(jī)器人等。仿生方法的機(jī)器人有氣流發(fā)音的機(jī)器人、重力行走機(jī)器人、化學(xué)機(jī)器人、神經(jīng)元機(jī)器人、情感機(jī)器人、模擬生物進(jìn)化過程的機(jī)器人、以及分子機(jī)器人等，仿生方法使隨應(yīng)用演變的數(shù)學(xué)技術(shù)的計(jì)算日益自然化。計(jì)算技術(shù)的飛速發(fā)展，也體現(xiàn)在編程語言的演變上，從最早的Basic lJAlgoI，再到Fortran，以及現(xiàn)在的接近匯編語言的c語言。數(shù)學(xué)技術(shù)最后是通過匯編語言映射到計(jì)算機(jī)上完成計(jì)算的。匯編語言的優(yōu)點(diǎn)是程序質(zhì)量高，缺點(diǎn)是可讀性差，沒有兼容性，是不統(tǒng)一的。因此，APU系統(tǒng)芯片的ISA不是用助記憶符的匯編語言描述的，而是采用了一種面向數(shù)學(xué)技術(shù)也面向指令定義的映射語言描述ISA的，簡稱M語言(Mapping／Middle Language)。數(shù)學(xué)技術(shù)是統(tǒng)一到映射語言上，以提高程序的復(fù)用性的。

硅基芯片的制造技術(shù)的統(tǒng)一

量子計(jì)算與生物計(jì)算還處于探索階段，現(xiàn)在的計(jì)算機(jī)是采用硅基芯片制造技術(shù)實(shí)現(xiàn)的。人們預(yù)計(jì)硅基芯片的制造技術(shù)到2016年將接近其發(fā)展極限，需要尋找新的技術(shù)突破。例如，通過擴(kuò)大芯片面積是提高芯片集成度的一種新途徑，就是圓片規(guī)模集成(WSI，Wafer Scale Integration)技術(shù)。又例如，混合集成電路是一種小型化、高性能和高可靠的互連封裝手段，國內(nèi)將其稱為二次集成技術(shù)。1993年美國佐治亞理工學(xué)院提出了將SoC芯片、MEMS芯片、以及無源元件二次集成在一起的soP(System on Package，系統(tǒng)級封裝)的概念。按摩爾定律發(fā)展的IC芯片僅占一個系統(tǒng)的10％的體積，而SoP則解決了系統(tǒng)中90％的體積。特別是2007年Intel公司率先具備了45nm硅基芯片的生產(chǎn)能力，使半導(dǎo)體產(chǎn)業(yè)進(jìn)入了“材料推動革命”的時代。集成度高達(dá)近20億晶體管的32nm芯片接近實(shí)用。

為了解決深亞微米技術(shù)的“紅墻”問題與嵌入式應(yīng)用的小型化問題，硅基芯片的TSV三維集成制造技術(shù)得到了發(fā)展。IBM、Intel與Samsung等都采用了TSV(Through-Silicon-Via，硅穿孔封裝)的三維集成技術(shù)。據(jù)IBM稱，TSV技術(shù)能使芯片數(shù)據(jù)所需要的傳輸距離縮短1000倍，連線數(shù)目增加100倍，功耗低達(dá)20％。IBM將把TSV技術(shù)應(yīng)用到無線通信芯片、電源處理器、Blue Gene超級計(jì)算機(jī)芯片和高帶寬內(nèi)存中。我國2006年全國科學(xué)大會提出的“十六專項(xiàng)”體現(xiàn)了芯片設(shè)計(jì)、制造與應(yīng)用的產(chǎn)業(yè)鏈特點(diǎn)。在“十六專項(xiàng)”的戰(zhàn)略任務(wù)的牽引下，有望使我國的芯片技術(shù)跟上“摩爾預(yù)言”的發(fā)展步伐。制造技術(shù)的統(tǒng)一就是指三維集成的TSV技術(shù)的統(tǒng)一，以實(shí)現(xiàn)嵌入式計(jì)算機(jī)小型化與解決深亞微米的Red brick Wall(紅墻)問題；也是提高我國芯片制造能力的必經(jīng)之路。從設(shè)計(jì)上講，APU系統(tǒng)芯片的陣列體系結(jié)構(gòu)，以及傳感器、顯示器與存儲器等芯片都是陣列的，是正好適合于TSV技術(shù)的應(yīng)用的。

結(jié)語

APU系統(tǒng)芯片是基于三維集成的TSV制造技術(shù)的統(tǒng)一。隨應(yīng)用演變的數(shù)學(xué)技術(shù)的統(tǒng)一、鄰接互連的陣列芯片的統(tǒng)一、以及SIMD與MISD／MIMD的指令流計(jì)算模式的統(tǒng)一設(shè)計(jì)的。因?yàn)橛?jì)算機(jī)的ISA是隨應(yīng)用演變的數(shù)學(xué)技術(shù)與硅基芯片的制造技術(shù)的發(fā)展而不斷創(chuàng)新的，APU系統(tǒng)芯片設(shè)計(jì)主要體現(xiàn)在統(tǒng)一改變的并行計(jì)算ISA模型上，即DLP計(jì)算與ILP計(jì)算統(tǒng)一后的雙指令格式的IsA模型上。

APu系統(tǒng)芯片的應(yīng)用需求：精度(字長)、速度(主頻，陣列大小)、存儲容量、可靠性與功耗等是IsA設(shè)計(jì)的先導(dǎo)，來源于隨應(yīng)用演變的數(shù)學(xué)技術(shù)，因此，需要為系統(tǒng)設(shè)計(jì)者提供IsA設(shè)計(jì)的平臺。在APU系統(tǒng)芯片的統(tǒng)一語言的支持下，ISA設(shè)計(jì)平臺也是可以統(tǒng)一的，使它成為不同應(yīng)用領(lǐng)域的系統(tǒng)設(shè)計(jì)者的協(xié)作工具。