郝 紅

HAO Hong

（青島港灣職業(yè)技術(shù)學(xué)院，青島 266404）

在FPGA上實(shí)現(xiàn)視頻碼流的信道編碼與擴(kuò)頻過程

In the FPGA to achieve video stream of the process of channel coding and spread spectrum

郝 紅

HAO Hong

（青島港灣職業(yè)技術(shù)學(xué)院，青島 266404）

本文分析了在高性能FPGA上實(shí)現(xiàn)視頻碼流的信道編碼與擴(kuò)頻過程，所用FPGA為美國ALTERA公司的EPM7512AEQI208-10，在整個圖像編碼過程中主要實(shí)現(xiàn)了對串行的視頻碼流的相應(yīng)處理，主要包括：I、Q分路、差分編碼、格雷編碼及擴(kuò)頻調(diào)制，最終完成了中頻發(fā)射單元FPGA程序的研制。通過整機(jī)的調(diào)試及多次檢驗(yàn)，證明了系統(tǒng)性能的優(yōu)越性，達(dá)到了國內(nèi)同類產(chǎn)品的較高水平。

FPGA；信道編碼；擴(kuò)頻

0 引言

擴(kuò)頻通信技術(shù)是當(dāng)今通信系統(tǒng)中的一個主流，以其諸多優(yōu)點(diǎn)在各個通信領(lǐng)域里面得到了廣泛的應(yīng)用，本文的圖像編碼傳輸過程就是基于移動通信中的擴(kuò)頻通信技術(shù)，所用FPGA為美國ALTERA公司的EPM7512AEQI208-10，在整個圖像編碼過程中主要實(shí)現(xiàn)了對串行的視頻碼流的相應(yīng)處理，主要包括：I、Q分路、差分編碼、格雷編碼及擴(kuò)頻調(diào)制，最終完成了中頻發(fā)射單元FPGA程序的研制。

圖1 中頻發(fā)射單元信號流程圖

1 中頻發(fā)射單元FPGA程序設(shè)計(jì)

1.1 中頻發(fā)射單元FPGA程序運(yùn)行流程

中頻發(fā)射單元的運(yùn)行流程如圖1所示。FPGA上電程序加載完畢后，中頻發(fā)射單元開始運(yùn)行：首先對輸入的40MHz的基準(zhǔn)時鐘進(jìn)行10分頻，降為4MHz，再將4MHz的時鐘分成四路，兩路作為碼時鐘分別送到I路和Q路的PN碼發(fā)生器，一路送到計(jì)數(shù)器產(chǎn)生40ms的清狗信號，一路經(jīng)過7.5分頻降為KHz，再次分成兩路，一路作為同步Fs信號計(jì)數(shù)器的時鐘，一路2分頻后，作為I路和Q路的串行碼采樣時鐘。

PN碼是由本地產(chǎn)生的，采用八級移位寄存器，序列長度為255，碼速率為4Mbps，具有較好的互相關(guān)系數(shù)和較強(qiáng)的隨機(jī)性。

1.2 視頻串行數(shù)據(jù)流的處理

當(dāng)視頻串行碼流輸入后，首先要用正交分路將數(shù)據(jù)分為I、Q兩路。外部輸入的視頻串行碼流的碼速率為kbps，對該串行碼的采樣周期為串行碼碼片周期的二倍，即為串行碼時鐘的二分頻。這樣串行碼流就分別在采樣時鐘的上升沿和下降沿被分成I、Q兩路。

然后分別對I路、Q路進(jìn)行差分編碼和格雷編碼，最后用本地產(chǎn)生的PN碼進(jìn)行擴(kuò)頻，最終將處理過的I、Q兩路擴(kuò)頻數(shù)據(jù)輸出給發(fā)射通道單元完成串行碼的QPSK調(diào)制。

2 中頻發(fā)射單元FPGA程序說明

2.1 差分編碼模塊

圖2 差分編碼模塊程序流程圖

差分編碼模塊程序程序圖如圖2所示，串行數(shù)據(jù)流輸入后先進(jìn)行I、Q分路，然后再分別對I、Q兩路數(shù)據(jù)進(jìn)行差分編碼。差分編碼：差分編碼是I路或Q路的輸入數(shù)據(jù)延時1比特，再與自身進(jìn)行異或，最后把結(jié)果傳給下一級格雷編碼模塊進(jìn)行處理。

2.2 格雷編碼模塊

圖3 格雷編碼模塊程序流程圖

圖3所示為格雷編碼模塊程序流程圖。格雷編碼是對I、Q兩路同時進(jìn)行編碼。格雷編碼是對I、Q兩路同時進(jìn)行編碼，其基本原則是相鄰十進(jìn)制數(shù)編碼以后的二進(jìn)制碼字只有一位不同，具體碼映射如表1所示：

表1 格雷碼映射表

格雷碼通常用于數(shù)據(jù)變化較慢或者比特錯誤率比較低的系統(tǒng)或通信鏈路中，在輸出數(shù)據(jù)變化慢的場合，如本發(fā)射單元所處理的串行數(shù)據(jù)流，格雷碼具有很好的檢錯性能，如果在解碼時發(fā)現(xiàn)相鄰的數(shù)之間有多余兩位的變化，則接收電路會認(rèn)為數(shù)據(jù)傳輸出錯。

2.3 PN碼生成模塊

圖4 PN碼生成模塊程序流程圖

圖4所示為PN碼生成模塊程序流程圖。PN碼由本地產(chǎn)生，做為串行碼的擴(kuò)頻碼。碼時鐘上升沿觸發(fā)產(chǎn)生I路PN碼，下降沿觸發(fā)產(chǎn)生Q路PN碼，故 Q路PN碼要比I路PN碼延時半個碼片周期。

碼時鐘是由輸入的基準(zhǔn)時鐘信號10分頻后得到的，頻率為4MHz，占空比為50%。

碼生成多項(xiàng)式及初相如表2所示。

表2 PN碼生成多項(xiàng)式及初相表

將寄存器初值設(shè)為碼的初相，由生成多項(xiàng)式對寄存器中的值進(jìn)行模二和，所得數(shù)值補(bǔ)到寄存器最低位，高位輸入，循環(huán)操作即可生成所需的PN碼。本單元采用八級移位寄存器，產(chǎn)生的序列長度為255，碼速率為4Mbps，其中每15個擴(kuò)頻碼對一個串行數(shù)據(jù)進(jìn)模二和，每個PN序列可對17個串行數(shù)據(jù)進(jìn)行擴(kuò)頻。經(jīng)仿真測試這17組擴(kuò)頻碼的互相關(guān)系數(shù)大都在8以下，最高不會超過10，故PN碼有較好的互相關(guān)系數(shù)，其隨機(jī)性也較強(qiáng)，具有到很好的抗干擾能力。

2.4 擴(kuò)頻模塊

圖5 擴(kuò)頻模塊程序流程圖

圖5為擴(kuò)頻模塊程序流程圖。擴(kuò)頻模塊對輸入信號所作的處理就是在擴(kuò)頻碼的碼時鐘的作用下將擴(kuò)頻碼與輸入信號進(jìn)行模二和，處理之后輸出的信號就為上文所要求的擴(kuò)頻碼了。

3 聯(lián)機(jī)調(diào)試結(jié)果分析

圖6 調(diào)制發(fā)射單元組成圖

圖6所示為中頻調(diào)制發(fā)射單元組程圖。FPGA處理后輸出的I、Q兩路擴(kuò)頻信號通過接插件傳給調(diào)制發(fā)射單元，數(shù)據(jù)先后經(jīng)過QPSK調(diào)制、數(shù)模轉(zhuǎn)換、帶通濾波、中頻調(diào)制等處理，最終輸出給功率放大器后經(jīng)天線發(fā)射出去。發(fā)射的中頻信號頻率為650MHz±5MHz，功率為50W。

聯(lián)機(jī)調(diào)試為中頻發(fā)射單元與中頻接收單元通過衰減器聯(lián)接調(diào)試，通過調(diào)節(jié)衰減器的值來模擬中頻信號在無線信道中傳輸。分別針對信道衰減量及有無信道編碼兩種情況進(jìn)行調(diào)試。第一種情況是在有信道編碼時信道的衰減值分別為70dB、80dB時發(fā)送圖像與接受圖像的對比；第二種情況為同樣的信道衰減無信道編碼與有信道編碼的情況下所接收的的圖像的對比。有信道編碼時不同信道衰減下的圖像對比

測試結(jié)果是第一種情況有信道編碼時，信道衰減為70dB時接收圖像與發(fā)射圖像基本一致，視頻數(shù)據(jù)準(zhǔn)確傳輸， 信道衰減為80dB時收受圖像中雖然出現(xiàn)了少量的馬賽克，但并不影響整體效果，誤碼率在可接受范圍內(nèi)；第二種情況在無信道編碼的情況下，信道衰減為70dB時的圖像就出現(xiàn)了馬賽克，而同樣情況下有信道編碼所接收到的圖像就很清晰基本上不存在誤碼。信道衰減為80dB時有信道編碼的情況下所接收到的圖像，圖中只有極少部分出現(xiàn)馬賽克現(xiàn)象，而相同的信道衰減下無信道編碼時所接收到的圖像，圖像出現(xiàn)跳躍、不連續(xù)、馬賽克等現(xiàn)象。因此，由上面的兩組對比可見，通過信道編碼這一環(huán)節(jié)，對數(shù)碼流進(jìn)行相應(yīng)的處理，使系統(tǒng)具有一定的糾錯能力和抗干擾能力，可極大地避免碼流傳送中誤碼的發(fā)生。

通過整機(jī)的調(diào)試及多次檢驗(yàn)，證明了系統(tǒng)性能的優(yōu)越性，達(dá)到了國內(nèi)同類產(chǎn)品的較高水平。

[1] 阮秋琦.數(shù)字圖像處理學(xué)[M].北京:電子工業(yè)出版社,2001.

[2] 李雷鳴,張煥春.一種基于FPGA的圖像中值濾波器的硬件實(shí)現(xiàn)[J].電子工程師,2004,2.

[3] 張博,吳芝路,等.基于FPGA的電子穩(wěn)像平臺的研究[J].電子技術(shù)應(yīng)用,2004,5.

[4] 王誠,等.FPGA/CPLD設(shè)計(jì)工具[M].北京:人民郵電出版社,2003.

[5] 徐欣,于經(jīng)旗,等.基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)[M].北京:機(jī)械工業(yè)出版社,2005.

[6] 楊坤明.一種基于FPGA技術(shù)的高速碼型數(shù)據(jù)發(fā)生系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).北京:制造業(yè)現(xiàn)代化.2009.10.

[7] 趙永新,夏榮,等.基于高性能FPGA的快速并行FFT及其在諧波監(jiān)測上的應(yīng)用,北京:制造業(yè)現(xiàn)代化,2008,08.

TP211+.5

A

1009-0134(2010)12(上)-0226-03

10.3969/j.issn.1009-0134.2010.12(上).72

2010-08-29

郝紅（1973 -），女，山東濰坊人，講師，碩士，主要從事機(jī)電技術(shù)的教學(xué)及研究工作。