韋宇鵬，周桂虔，高宇晨

新郵通信設備有限公司

1 引言

根據(jù)TD-SCDMA空中接口要求，各基站間時間精度相差不超過3 μs。在傳統(tǒng)的應用中，所有時間同步都采用基站直接外掛GPS接收器的方式。此方式成本較高，安裝、施工、維護困難，也存在資源使用安全隱患。為了解決這個問題，基于以太網(wǎng)的IEEE 1588（簡稱1588）精確時間協(xié)議（precision time protocol，PTP）得到了極大的重視和迅速的發(fā)展。

IEEE 1588同步系統(tǒng)是一種主從同步系統(tǒng)。在系統(tǒng)的同步過程中，主時鐘（Master）通過PTP報文周期性發(fā)布時間信息，從時鐘（Slave）接收主時鐘發(fā)來的時間信息，據(jù)此計算出主從線路時間延時及主從時間差，并利用該時間差調(diào)整本地時間，使從設備時間與主設備時間保持頻率與相位的一致。1588協(xié)議協(xié)商流程如圖1所示。

目前現(xiàn)網(wǎng)基站回傳多采用MSTP的承載方式，即基于SDH構建多業(yè)務剛性管道。MSTP的內(nèi)核是傳統(tǒng)的電路交換，適合于承載語音等TDM業(yè)務，但是隨著數(shù)據(jù)業(yè)務的不斷增多，業(yè)務的全IP化已經(jīng)成為事實。MSTP在承載大顆粒IP業(yè)務方面，不支持統(tǒng)計復用，效率低下，不適應IP數(shù)據(jù)業(yè)務帶寬突發(fā)性高的特點，不利于未來的業(yè)務擴展和網(wǎng)絡升級。在這種情況下，更適應IP業(yè)務的分組化傳輸網(wǎng)（PTN）逐步成為基站回傳網(wǎng)絡的主流。

PTN傳承了以太網(wǎng)的經(jīng)濟和簡潔，吸收了ATM的分組化思想，基于MPLS標簽的靈活性，繼承了SDH強大的OAM能力，正表現(xiàn)出越來越旺盛的生命力。由于PTN的傳輸介質為以太網(wǎng)，因此可以天然支持1588精確時間協(xié)議。

2 網(wǎng)絡模型與時間偏差

采用PTN網(wǎng)絡承載基站回傳業(yè)務的同時，將1588技術移植到PTN網(wǎng)絡中，則可以充分利用1588微秒級的傳遞精度實現(xiàn)RNC到各基站的同步時間分發(fā)，把GPS接收器集中上移到RNC側，這樣不僅能降低系統(tǒng)組網(wǎng)成本，而且也降低了安裝維護的困難。典型的PTN、1588和TD-SCDMA組網(wǎng)拓撲結構如圖2所示。

RNC側和基站側的實現(xiàn)比較簡單，一般RNC側配置時間同步設備，工作于OC Master模式；基站側工作于OC Slave模式，通過接收PTN設備傳遞的PTP報文獲取時間信息。

PTN支持設備1588協(xié)議，可以有以下三種方案。

第一種是給PTN配置外置時間設備，由PTN給相連接的基站授時，此時PTN設備工作在OC Master模式。此模式實現(xiàn)簡單，結構清晰，但是需要為每臺PTN設備配置額外的時間設備，同時并未真正實現(xiàn)全網(wǎng)時間同步，所以僅作為網(wǎng)絡改造的過渡性方案。

第二種方案是PTN接收PTP報文，按照正常協(xié)議報文轉發(fā)，即PTN設備工作在非PTP節(jié)點模式。此模式下PTN設備不需要承擔額外的工作，實現(xiàn)簡單，但一旦網(wǎng)絡負載加重，其時間質量將無法保證。對此模式的改進措施是：PTN設備區(qū)分PTP報文，考慮本設備處理延時，將此延時補償?shù)絇TP報文的時間戳內(nèi)，這種工作方式就是1588協(xié)議內(nèi)的TC模式。

第三種方案是PTN接收來自上級設備的PTP報文，解析報文并得到上級的時間信息，相對于上級設備，PTN設備工作在OC Slave。同時，PTN設備生成自己的PTP報文，并通過1588協(xié)議將此報文送往下級設備，相對于下級設備，PTN設備工作在OC Slave。這種工作方式就是BC模式。

要分析PTN應用于基站回傳時1588精確時間協(xié)議的性能，就要先分析時間偏差是如何產(chǎn)生的，以一個最簡單的網(wǎng)絡模型為例說明，如圖3所示。

網(wǎng)絡設備A，工作于OC Master模式；網(wǎng)絡設備B，工作于OC Slave模式。兩者通過PTP報文的交互，將A的時間信息同步到B。1588協(xié)議的時間計算公式內(nèi)部包含一個重要的假設：（即A至B、B至A其傳輸時間是一致的）

實際網(wǎng)絡中，兩端的硬件處理時間并不相同，PTP報文在物理鏈路中的傳輸延時也不相同，與總是存在一定偏差。設定，則就是由于傳輸路徑不對稱而引入的偏差。包含兩部分分量，靜態(tài)偏差和抖動偏差。為理想狀態(tài)下，A、B間因物理介質和ASIC處理速度不同造成的靜態(tài)不對稱偏差。為由于網(wǎng)絡變化或硬件隊列變化引起的動態(tài)不對稱偏差。造成網(wǎng)絡設備B的同步時間與理論值之間存在一個固定差值，表現(xiàn)為一個離散量，造成同步時間在兩側反復抖動。

理想狀態(tài)下，PTP報文發(fā)送的周期是恒定的，同類PTP報文之間相隔固定的時間差。但是實際情況下，網(wǎng)絡設備A的頻率并非恒定，頻率的抖動就造成PTP報文的間隔時間存在一定的離散性。網(wǎng)絡設備B同步一個PTP報文間隔時間不斷變化的時間源，結果就是其得到的時間信息隨著PTP報文的間隔時間不斷變化，也呈現(xiàn)出一定的離散性。通過算法，可以降低此離散性的影響，但無法完全消除，因為理論上不存在一個標準的間隔時間差作為參考。這個偏差記為 Δty。

我們發(fā)現(xiàn)Δtx在實際網(wǎng)絡中的影響也可以等效為PTP報文的時間間隔差，因此合并 Δtx和 Δty，記為 Δt，得到了1588的偏差時間t=t0+Δt，其表現(xiàn)如圖4所示，最終的時間偏差會在陰影范圍內(nèi)浮動。

3 1588硬件實現(xiàn)

要進一步分析和，需要探討1588模塊的具體實現(xiàn)。

在一個同步設備實現(xiàn)1588協(xié)議棧的軟硬件架構中，主要考慮發(fā)送、接收PTP事件消息的時間點產(chǎn)生的時間戳，這個時間戳的精度將對系統(tǒng)同步精度產(chǎn)生較大影響，理想的時間戳值應該是PTP事件消息剛好穿過PTP節(jié)點和網(wǎng)絡的邊界處的時間。所以在PTP的實現(xiàn)中，時間戳的產(chǎn)生越靠近物理層，相對的時間精度越高，在分析1588同步系統(tǒng)的時延精度時，硬件如何支持時間戳的產(chǎn)生是影響時延精度的重要因素之一。目前主流的硬件實現(xiàn)方案有三種，如圖5所示。

方案一是通過物理層的PHY芯片完成PTP報文的獲取以及時間的標記，將標記好的PTP報文信息通過專用接口送到算法處理模塊，其余報文送往業(yè)務處理模塊。此時，引入的同步時間偏差包含：傳輸路徑造成的靜態(tài)偏差t0，本端PHY芯片與遠端PHY芯片的頻率偏差Δt1，即：t=t0+Δt1。

方案二是通過專用MAC芯片 （FPGA或ASIC）完成PTP報文的獲取以及時間的標記，與第一種方案相比，同步時間偏差增加了因專用MAC芯片造成的頻率偏差Δt2，即：t=t0+Δt1+Δt2。

方案三依靠報文的MAC地址區(qū)分PTP報文，使用Switch將PTP報文送往1588專用處理模塊，而專用處理模塊集成時間戳模塊和算法處理模塊，完成1588協(xié)議的相關處理。與前兩種方案相比，除了靜態(tài)偏差t0、PHY引入的頻率偏差Δt1、Switch引入的頻率偏差Δt2、專用處理模塊引入的頻率偏差Δt3，還包括由于Switch流量不均衡造成的轉發(fā)時間偏差。轉發(fā)時間偏差影響PTP報文的時間間隔，因此也可以等效為頻率偏差，記為 Δt4，即：t=t0+Δt1+Δt2+Δt3+Δt4。

對比三種實現(xiàn)方案，第一種方案的精度最高，但要求物理層芯片能夠滿足PTP協(xié)議的相關要求，一般由PHY芯片供應商提供專用PHY芯片，配合CPU或FPGA作為算法實現(xiàn)模塊；第二種方案精度與第一種相差不大，一般由轉發(fā)芯片供應商提供專用MAC芯片；第三種方案引入的Δt4是一種基于網(wǎng)狀網(wǎng)絡的延時，受流量影響大，在流量負載較小的情況下，Δt4會趨近于0；在流量負載較大的情況下，Δt4會迅速增加，甚至成為影響1588協(xié)議時鐘精度的主要原因，但此方案的優(yōu)勢在于不改變原硬件、軟件架構，可實現(xiàn)平滑升級。

4 頻偏時延分析

首先分析頻率偏差的影響，工作在主從模式下的兩臺設備各使用本地晶振來獲取時間，影響時延精度的一個重要因素就是晶振頻率誤差。對高穩(wěn)晶振的時頻誤差分析可以使用阿倫方差的分析方法，阿倫方差的定義是：

其中yn表示在第n個 采樣周期上的平均頻率偏差，尖括號表示在一段有限時間內(nèi)的平均：

xn為采樣點n處測得的時間（相位）誤差，對某時鐘穩(wěn)定度的度量可以用前后兩個 時間間隔上的平均頻率偏差的差值來反映，將式（2）代入式（1），可以得到：

阿倫方差的值越小，意味著相應的時鐘穩(wěn)定度越好。

在一個主從時間同步系統(tǒng)中，如果已知主、從設備晶振的阿倫方差σy()以及兩設備間時間同步消息的收發(fā)周期Tsync，則有可能算出由于晶振誤差造成的系統(tǒng)時間誤差：對阿倫方差在Tsync上積分一次，加上一個固定的頻率偏差值，可以得到經(jīng)過 Tsync后的頻率偏差 y（t），對 y（t）積分，加上固定的時間偏差值，則可知經(jīng)過Tsync后的時間誤差值，假設時間偏差值可以通過PTP算法得到補償，且主從設備的晶振統(tǒng)計獨立，則經(jīng)過Tsync后的時間誤差值：

其中yM和yS分別表示主從設備的頻率偏差。從式（4）可以看出，影響一個主從時間同步系統(tǒng)時間誤差的因素除了主從設備的晶振阿倫方差外，設備間時間同步消息的收發(fā)周期Tsync也是一個重要的影響因素。

圖6為分別采用兩種不同精度的晶振作為主從時鐘，對應不同Tsync測得的時間誤差值。從圖中可以看到精度越高的晶振在相同的同步周期Tsync下誤差越小。對于同一晶振來說，為了物理實現(xiàn)上的簡化，希望同步周期Tsync越大越好，在圖中曲線開始上升的拐點則意味著無法再通過提高時間信息的收發(fā)頻率來提高系統(tǒng)性能，隨著同步周期Tsync的增加，誤差開始增加，因此這個拐點對于設計PTP同步周期具有指導意義。

5 網(wǎng)絡時延分析

以圖 7為例分析網(wǎng)絡的時延，A為 OC Master，C為OC Slave，B為線路節(jié)點，實際網(wǎng)絡中B節(jié)點可視為一個網(wǎng)狀網(wǎng)絡系統(tǒng)。B節(jié)點轉發(fā)時的流量負載不均衡，會影響PTP報文的時間間隔，等效于引入了新的偏差量Δt5。同時，由于網(wǎng)狀網(wǎng)絡中，A與C之間的轉發(fā)路徑變化，等效于產(chǎn)生了新的靜態(tài)偏差和抖動偏差Δt6。相比于單節(jié)點的靜態(tài)偏差t0，t1遠大于t0，合并兩個變量并將新的變量仍然標記為。最后得出實際網(wǎng)絡中的1588時間精度偏差：

其中，t0為收發(fā)不對稱造成的靜態(tài)延時，Δt1為PHY的頻偏引入的抖動延時，Δt2為MAC芯片頻偏引入的抖動延時，Δt3為專用1588處理模塊頻偏引入的抖動延時，Δt4為Switch芯片轉發(fā)引入的延時，Δt5為網(wǎng)狀網(wǎng)絡轉發(fā)延時，Δt6為轉發(fā)路徑變化造成的延時。

隨著網(wǎng)絡的增大和PTP報文跳數(shù)的增加，1588精確時間協(xié)議的累積偏差呈上升趨勢。從主時鐘源到基站之間有兩種時鐘組網(wǎng)方案：邊界時鐘和透明時鐘，其區(qū)別主要在傳遞時間信息的網(wǎng)絡設備是工作在BC模式還是在TC模式。

工作在邊界模式的時鐘網(wǎng)絡，可以視為多個主從設備的級連。在這個網(wǎng)絡中，時間誤差產(chǎn)生的原因是每級主從設備時鐘晶振頻率誤差造成的時間抖動誤差。所以，邊界時鐘網(wǎng)絡在網(wǎng)絡最遠端的時間誤差TD可以表示為：TD=∑N-1TXO，其中N為網(wǎng)絡中的設備數(shù)，TXO為主從設備間由于時鐘晶振頻率誤差造成的時間抖動誤差。如果B節(jié)點工作于BC模式，則B節(jié)點同步A節(jié)點時間到本地后，根據(jù)本地時間再生成PTP報文與C節(jié)點交互，實際的PTP報文并未經(jīng)過B節(jié)點轉發(fā)，因此Δt5近似為 0。

工作在透明模式的時間網(wǎng)絡系統(tǒng)，時鐘設備如何獲取本地時延將是影響系統(tǒng)時延誤差的重要因素，在PTP協(xié)議中介紹了兩種方法：①通過估計主時鐘頻率來計算本地時延；②使用自由運行的本地時鐘頻率來計算本地時延。如果B節(jié)點工作于TC模式，則理論上可以將B節(jié)點視為透明的偽線，不會引入額外的頻率抖動Δt5。但是實際情況中，TC模式嚴重依賴于硬件實現(xiàn)，引入了內(nèi)部處理的誤差，特別是專用芯片對PTP報文的過濾和處理速度，并且TC模式下PTP報文仍然會通過B節(jié)點內(nèi)部的網(wǎng)狀網(wǎng)絡進行轉發(fā)，因此TC模式難以完全消除的Δt5影響。

6 時延的消除與建議

15 88協(xié)議時延的消除，依賴于硬件設計和網(wǎng)絡規(guī)劃兩個方面。

硬件架構設計中，盡量采用圖5中的方案一，通過PHY直接處理 PTP報文時間戳信息，可以屏蔽 Δt2、Δt3、Δt4帶來的影響，如果采用其他方案，盡量選擇較高精度的晶振，并提高PTP報文發(fā)送頻率。通過引入同步以太網(wǎng)技術，可以減小由于PHY頻偏造成的偏差Δt1。一般提供給PHY芯片時鐘精度為幾十ppm，而同步以太網(wǎng)可以達到的時鐘精度為0.05 ppm，Δt1的影響可以大幅減小。

在PTN網(wǎng)絡中，由于面向連接，采用固定LSP轉發(fā)，轉發(fā)路徑不會發(fā)生變化，因此Δt6恒為0。網(wǎng)絡規(guī)劃時只需要考慮網(wǎng)狀網(wǎng)絡延時Δt5和靜態(tài)延時t0的影響即可。

對于Δt5，按照圖7的網(wǎng)絡拓撲，當中間節(jié)點B工作在BC模式時，Δt5恒為0。網(wǎng)絡簡單、負載較小的情況下，中間節(jié)點工作于BC、TC性能差異不大，但隨著網(wǎng)絡的復雜化，由于TC模式嚴重依賴于硬件實現(xiàn)，Δt5的影響將被逐漸放大。如果節(jié)點B為非PTP節(jié)點，可以考慮A節(jié)點的PTP報文使用專用VLAN，封入專用偽線，B節(jié)點采用高優(yōu)先級方式轉發(fā)此偽線的信息，以盡量減小Δt5的影響。

t0受網(wǎng)絡環(huán)境制約，在單點情況下影響很小，但是當網(wǎng)絡擴大、跳數(shù)不斷增加、環(huán)境不斷復雜后，t0的離散度將逐漸放大。1588時間域越大，網(wǎng)絡環(huán)境越復雜，t0離散度越大，對1588時間精度產(chǎn)生的偏差影響也越大。解決辦法是各網(wǎng)元盡量采用專用PTP節(jié)點，特別是避免PTP報文經(jīng)過無法保證優(yōu)先級和帶寬的網(wǎng)元。同時網(wǎng)絡內(nèi)安排BC節(jié)點，將一個較大的1588時間域分割為數(shù)個較小的1588時間域。t0偏差是可補償?shù)模梢栽诮ㄕ緯r測試實際網(wǎng)絡中的偏差給予補償，也可以根據(jù)某些動態(tài)算法適時調(diào)整。

對于基站設備，應用場景簡單，多工作于OC Slave模式。相對目前的轉發(fā)交換ASIC，網(wǎng)絡負載流量較小，產(chǎn)生的偏差Δt5影響也較小。同時基站作為1588時間協(xié)議的最終端，容許的偏差范圍也較大。因此可以根據(jù)情況，靈活選擇解決方案，但盡量不要將交換系統(tǒng)前置，同時盡量采用同步以太網(wǎng)技術。

對于PTN設備，由于網(wǎng)絡層次較高，網(wǎng)絡負載流量大，因此建議配置為PTP節(jié)點，并采用圖5所示的硬件方案一，同時必須使用同步以太網(wǎng)。PTN設備應盡量屏蔽內(nèi)部交換系統(tǒng)帶來的影響，由于此偏差隨負載的增大而增大，因此對于匯聚層和接入層設備，要求不同——匯聚層設備由于負載流量較大，現(xiàn)階段應采用BC模式；接入層設備可以根據(jù)流量實際情況靈活選擇。特別需要說明的是，有條件的接入層PTN設備可以選擇采用TC+OC的模式，以避免1588時間域過多，合理劃分時間域，此模式的另一個好處是，現(xiàn)網(wǎng)中接入層多采用雙歸屬的方法，通過兩個核心節(jié)點接入?yún)R聚層，因此此模式下每個接入層PTN設備都可以接收到兩個匯聚層核心節(jié)點的時間信息，可以實現(xiàn)多主情況下時鐘源的選擇和保護。

1 龔倩，徐榮，李允博等.分組傳送網(wǎng).北京：人民郵電出版社，2008

2 Allan D W,Ashby N,Hodge C C.The Science of Timekeeping Application Note 1289,1997

3 Jeremy Bennington.The role of grandmaster,boundary and ordinary clocks in IEEE 1588 precision time protocol(PTP)for frequency synchronization over packet networks,www.analogzone.com/nett0212.pdf,February 2007