趙良，陳向東，蘇長(zhǎng)遠(yuǎn)，葛林

(西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院，四川成都610031)

隨著集成電路工藝的發(fā)展，基準(zhǔn)電流源模塊廣泛應(yīng)用于模擬及數(shù)?；旌闲盘?hào)諸多領(lǐng)域。在過(guò)去的十幾年里，微機(jī)電系統(tǒng)(MEMS)技術(shù)的研究與發(fā)展為基準(zhǔn)電流源模塊帶來(lái)新的市場(chǎng)和設(shè)計(jì)挑戰(zhàn)。從MEMS發(fā)展的總體水平看，許多關(guān)鍵技術(shù)已經(jīng)突破，正處于從實(shí)驗(yàn)室研究走向?qū)嵱没?、產(chǎn)業(yè)化階段。我國(guó)的微系統(tǒng)研究在基礎(chǔ)研究和相關(guān)技術(shù)方面都取得了一些有特色的成果[1]，其中MEMS傳感器技術(shù)發(fā)展尤為迅速?；诖耍疚奶岢鲆环N可用于MEMS氣體傳感器的基準(zhǔn)電流源設(shè)計(jì)方案，該方案能夠滿足MEMS傳感器技術(shù)條件下的低溫度漂移、高電源抑制比(PSRR)的特點(diǎn)。

1 基準(zhǔn)電流源原理分析

1.1 Widlar型基準(zhǔn)電流源小信號(hào)建模

Widlar型基準(zhǔn)電流源如圖1所示[2]，由于Q1、M4采用二極管連接的方式，故可分別用一個(gè)電阻表示；M3、M5可分別用一個(gè)電壓控制電流源與電阻并聯(lián)表示。由BJT小信號(hào)模型可知，Q2可用一個(gè)等效的電壓控制電流源與等效電阻并聯(lián)表示[3]，Widlar型基準(zhǔn)電流源小信號(hào)模型如圖2所示。

由于V2的電壓受自偏置結(jié)構(gòu)影響，內(nèi)部存在的反饋環(huán)路能夠保持電壓穩(wěn)定，從而由圖1電路可以得到一個(gè)穩(wěn)定電流。圖2中，g′m2為Q2和R的等效跨導(dǎo)，R′為Q2和R的輸出電阻。由電路等效理論可知:

根據(jù)ROSENSTARK S反饋計(jì)算理論，從某點(diǎn)X到達(dá)某點(diǎn)Y的反饋閉環(huán)增益可表示如下:

式中，GA為漸近增益，GD為直接增益，T為環(huán)路增益。

對(duì)應(yīng)圖2，首先計(jì)算該電路的環(huán)路增益。假設(shè)受控電流源gm3V1斷開，則可以得到此時(shí)的環(huán)路增益為:

令T→∞，則g′m2→∞，此時(shí)V2為零。則從VDD到V2的漸進(jìn)增益為:

直接增益GD的計(jì)算條件為:令T為零，則g′m2為零。從而從VDD到V2的直接增益為:

將式(4)～(6)代入式(3)，可得VDD到V2的閉環(huán)增益為:

因?yàn)镸3、M4、M5構(gòu)成電流鏡，所以gm3=gm4=gm5，根據(jù)電路仿真經(jīng)驗(yàn)參數(shù)假設(shè):gm4＞＞R′，gm1＞＞1/rom3，則式(7)可簡(jiǎn)化為:

其中，由于分母是1減去環(huán)路增益，可得到該電路中存在的反饋為正反饋。理論上只有越小的環(huán)路增益才能獲得更小的閉環(huán)增益，根據(jù)上述理論分析，為了獲得具有高電源抑制能力的電流源且電路穩(wěn)定，本設(shè)計(jì)采取更改反饋屬性以增大環(huán)路增益。

1.2 高階曲率補(bǔ)償理論分析

電流源溫度系數(shù)補(bǔ)償電路目前應(yīng)用較為廣泛的是利用Widlar核心電路產(chǎn)生PTAT電流，BJT的BE結(jié)產(chǎn)生負(fù)溫度系數(shù)電流，再由兩者互相補(bǔ)償，產(chǎn)生基準(zhǔn)電流Iref[4]。電流補(bǔ)償如圖3所示。

BJT中BE結(jié)電流方程為:

由于BJT的BE結(jié)在高溫部分溫度曲線下降迅速，呈現(xiàn)明顯的非線性，本設(shè)計(jì)中采用自補(bǔ)償二極管環(huán)路補(bǔ)償方式，在低溫階段IVBE與IPTAT直接補(bǔ)償，效果明顯；而高溫階段，由于IVBE的迅速下降，導(dǎo)致補(bǔ)償電流曲線下降迅速，增加自補(bǔ)償電流INL，利用自補(bǔ)償電流的高溫非線性特性進(jìn)行高階電流曲率補(bǔ)償。由上述分析可知非線性補(bǔ)償電流:

圖3中利用設(shè)計(jì)電路的自補(bǔ)償效果產(chǎn)生Iref。

根據(jù)設(shè)計(jì)電路結(jié)構(gòu)和式(9)可得:

IVBE在高溫階段的非線性是由式(12)中第三部分引起的誤差。令第三部分誤差項(xiàng)與非線性補(bǔ)償電流INL相等完成上述電流補(bǔ)償。即:

2 具體電路實(shí)現(xiàn)

圖4為基準(zhǔn)電流源設(shè)計(jì)電路。如不加說(shuō)明，則認(rèn)為所有PMOS管襯底接電源電壓；所有NMOS管襯底接地電壓。圖中，C、D部分為基準(zhǔn)電流核心電路，C部分產(chǎn)生IPTAT。依據(jù)上述基準(zhǔn)電流源原理分析，在Widlar電流源框架下通過(guò)斷開Q1的二極管連接，加入運(yùn)算放大器并改變反饋屬性以提高反饋系數(shù)。為了降低電路的復(fù)雜度，加入單級(jí)差分運(yùn)放。D部分為產(chǎn)生IVBE和INL實(shí)現(xiàn)電路，該電路設(shè)計(jì)中，Q17的BE結(jié)降壓R2上，利用BJT的BE結(jié)較理想的溫度特性產(chǎn)生IVBE。后續(xù)設(shè)計(jì)利用Q17和Q18發(fā)射結(jié)面積之差產(chǎn)生ΔVBE降壓電阻R3，從而產(chǎn)生IVBE自動(dòng)補(bǔ)償高溫非線性電流INL。當(dāng)外界環(huán)境處于低溫部分時(shí)，IVBE

與C部分產(chǎn)生的IPATA補(bǔ)償效果良好，INL效果消失；處于高溫部分時(shí)，IVBE的非線性效果明顯，INL則補(bǔ)償非線性缺失。由于本設(shè)計(jì)核心電路為Widlar電流源，所以在電路設(shè)計(jì)過(guò)程中加入B部分啟動(dòng)電路，擺脫簡(jiǎn)并偏置點(diǎn)。A部分為偏置電路部分，為運(yùn)放提供偏置電壓。E部分為電流求和電路，可以通過(guò)改變M23、M26的寬長(zhǎng)比設(shè)置兩部分疊加電流大小，最終使得Iref產(chǎn)生最小偏差。

3 仿真與討論

本文設(shè)計(jì)方案經(jīng)由SMIC 0.35 μm BICMOS工藝、Hspice驗(yàn)證仿真，Cscope圖形查看軟件綜合。

圖5為Widlar型基準(zhǔn)電流源反饋環(huán)路不同增益下基準(zhǔn)電流PSRR曲線。由圖5可以看出，在反饋環(huán)電路中添加運(yùn)算放大器時(shí)，PSRR為144.07 dB；未添加運(yùn)算放大器時(shí)，PSRR為134.37 dB。

圖6為基準(zhǔn)電流源溫度特性曲線。溫度變化范圍為-30℃～100℃，基準(zhǔn)電流平均值為15.394 μA，電流變化范圍為24.833 nA，基準(zhǔn)電流溫度系數(shù)為12.4 ppm/℃。

將本文設(shè)計(jì)方案與部分參考文獻(xiàn)主要參數(shù)進(jìn)行比較，結(jié)果見(jiàn)表1[5-7]。從表1可見(jiàn)，該基準(zhǔn)電流源具備良好的性能指標(biāo)，可應(yīng)用于MEMS傳感器系統(tǒng)的高PSRR和低溫度系數(shù)環(huán)境中。

本文設(shè)計(jì)了一種新穎的可應(yīng)用于MEMS傳感器系統(tǒng)的基準(zhǔn)電流源。通過(guò)BJT小信號(hào)模型分析得出，增大基準(zhǔn)電流源反饋環(huán)路增益能夠改善基準(zhǔn)電流源性能。具體電路設(shè)計(jì)方法是通過(guò)在基準(zhǔn)電流源反饋環(huán)路中增加運(yùn)算放大器提高電源抑制比，負(fù)溫度系數(shù)電流IVBE生成部分采用二極管環(huán)路自補(bǔ)償設(shè)計(jì)方法，產(chǎn)生非線性補(bǔ)償電流INL。經(jīng)由SMIC 0.35 μm BICMOS工藝仿真，電源電壓為3.3 V時(shí)，基準(zhǔn)電流電源抑制比達(dá)到144.07 dB，溫度系數(shù)達(dá)到12.4 ppm/℃。

表1 本文電路參數(shù)與參考文獻(xiàn)參數(shù)比較

[1]莫錦秋，梁慶華，汪國(guó)寶，等.微機(jī)電系統(tǒng)設(shè)計(jì)與制造[M].北京:化學(xué)工業(yè)出版社，2004.

[2]ALLEN P E，HOLBERG D R.CMOS模擬集成電路設(shè)計(jì)[M].北京:電子工業(yè)出版社，2005.

[3]GIUSTOLISI G，PALUMBO G.Analysis of power supply noise attenuation in a PTAT current source[C].IEEE Int Symp on Circuits and Systems.Phoenix，USA，2002.

[4]畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].西安:西安交通大學(xué)出版社，2002.

[5]FIORI，CROVETTI P S.A new compact temperaturecompensation CMOS current reference[J].IEEE Trans.Circuits SystemⅡ，2005，52(11):724-728.

[6]DANAIE M，LOTFI R.A low-voltage high-PSRR CMOS PTAT&constant-gm reference circuit[J].IEEE Trans.Circuits SystⅡ，2005，2(8):1807-1810.

[7]孟少鵬.數(shù)字電視調(diào)諧器中基準(zhǔn)電流源的設(shè)計(jì)[J].計(jì)算機(jī)技術(shù)與應(yīng)用進(jìn)展，2006，3(7):584-587.