接口電路中的抗干擾技術(shù)

李秀蓮,孫定浩

(北京控制工程研究所，北京100190)

接口電路中的抗干擾技術(shù)

李秀蓮,孫定浩

(北京控制工程研究所，北京100190)

設(shè)計(jì)兩種將星上計(jì)算機(jī)控制器指令信號(hào)輸出端與部件輸入端連接的接口電路.它能抵抗從計(jì)算機(jī)控制器指令信號(hào)輸出端發(fā)出的寬脈沖干擾，并能將控制器指令信號(hào)變換為部件所需的驅(qū)動(dòng)信號(hào).文中給出一些解析結(jié)果，可用來根據(jù)抗干擾要求和驅(qū)動(dòng)要求計(jì)算接口電路中各主要元器件的參數(shù)值.

接口電路；抗干擾技術(shù)

本文討論的接口電路是指星上控制器指令信號(hào)經(jīng)過整形后的電壓信號(hào)輸出端VA到驅(qū)動(dòng)電路輸入端的這部分電路.通常，驅(qū)動(dòng)電路中被VA直接驅(qū)動(dòng)的是晶體管或達(dá)林頓晶體管.以往的接口電路一般由兩個(gè)電阻組成(基極泄漏電阻和將VA與基極連接的限流電阻)[1].按常規(guī)，為防止印制板上通過寄生電容耦合到晶體管基極的微秒級(jí)以下的干擾，泄漏電阻接≤0.1μF的旁路電容[2].近年來隨著星上總體測(cè)試新需求的提出，抗干擾能力的要求也不斷提高，提出克服毫秒級(jí)的脈寬干擾信號(hào)的要求，常規(guī)的接口電路不再適用.

本文設(shè)計(jì)了如圖1所示的接口電路(其中Q1是繼電器驅(qū)動(dòng)電路中被驅(qū)動(dòng)的晶體管，Rbe是泄漏電阻)試圖滿足這種需求.圖1(a)不限制驅(qū)動(dòng)基極的電流脈寬，即驅(qū)動(dòng)電流與VA同時(shí)為零.圖1(b)限制驅(qū)動(dòng)基極電流的脈寬；當(dāng)VA超過設(shè)定的脈寬，基極電流幅值逐漸衰減為零.文中給出了根據(jù)抗干擾要求和驅(qū)動(dòng)要求計(jì)算接口電路中主要元器件參數(shù)的解析表達(dá)式.通過選擇恰當(dāng)?shù)脑骷?shù)，可以抵抗不同寬度的毫秒級(jí)的脈沖干擾.

圖1 抗寬脈沖干擾接口電路

1 兩種接口電路

圖1示出的兩種接口電路.干擾脈沖(與VA等幅、脈寬小于設(shè)定值t1)經(jīng)R1和C1(圖1(a))或C2、R1和C1(圖1(b))，在C1上轉(zhuǎn)化為一個(gè)指數(shù)上升的電壓；ZD1是為了使Q1保持?jǐn)嚅_狀態(tài)在C1兩端允許電壓的最大值(本文推薦值為VA/2，以后簡(jiǎn)稱“門限”)；D1和R2是當(dāng)干擾消失(VA=0)后，釋放C1存儲(chǔ)電荷的通道，為再次承受干擾脈沖作準(zhǔn)備；C2為隔直電容，用來限制驅(qū)動(dòng)電流的寬度為t2-t1( 圖2(b)),其目的是防止VA出現(xiàn)長(zhǎng)時(shí)間處于高電平的故障狀態(tài)；C2的放電通道是D2和R3.

圖2 圖1的id-t特性

2 元件模型和等效電路

將圖1(a)和 (b)中串聯(lián)的穩(wěn)壓管ZD1和被驅(qū)動(dòng)晶體管Q1的b-e極用以下模型表征：

其中，id是通過ZD1和Q1基極的電流，V1是加在這兩個(gè)串聯(lián)元件兩端的電壓，VZ是ZD1的穩(wěn)壓值VZ1和Q1的b-e極導(dǎo)通電壓Vbe之和(VZ

設(shè)VA在t=0～T之間為高電平，此時(shí)圖1(a)、(b)的等效電路為圖3(a～d).設(shè)t=0時(shí)，V1(0)=V2(0)=0.

3 等效電路分析

3.1圖3(a、b)解析結(jié)果

圖3 VA高電平時(shí)圖1的等效電路

設(shè)K在t=0時(shí)接通，圖3(a)中i1(t)和V1(t)滿足以下方程

解(3)～(5)方程得

式(9)中對(duì)數(shù)函數(shù)的值為負(fù)，故C1> 0 .圖1(a)按式(8)(9)設(shè)定R1、C1值，則實(shí)現(xiàn)圖2(a)的id-t特性.

3.2圖3(c、d)解析結(jié)果

設(shè)K在t=0時(shí)接通，圖3(c)中i1(t)、V1(t)和V2(t)滿足以下方程

由式(12)得

式(13)、(14)的解是

令t=t1時(shí)V1(t1)=VZ得

當(dāng)t>t1，V1=VZ,由圖3(d)知id(t)和V2(t)滿足以下方程

解式(17)～(19)得

由式(20)得

將式(16)代入式(22)得

由式(16)可得

因式(24)中自然對(duì)數(shù)函數(shù)的值應(yīng)為負(fù)，因此比值C2/C1應(yīng)滿足條件

即

現(xiàn)對(duì)比值C2/C1作兩種選擇以進(jìn)一步討論式(23)和(24).

第一種選擇：設(shè)C2/C1=t2/t1,VZ/VA=0.5，由式(23)(24)得

其中，

表1列出不同t2/t1值時(shí)αγ和αc值.

第二種選擇：設(shè)C1/C2=2t2/t1,VZ/VA=0.5，由式(23)、(24)得

表1 C2/C1=t2/t1時(shí)αγ和αc的計(jì)算值

其中，

表2 C1/C2=2(t2/t1)時(shí)和的計(jì)算值

C2=5×0.252=1.26μF,

若選C2/C1=2t2/t1,由式(31)、(32)和表2得

C2=10×0.17=1.7μF.

以上這兩組數(shù)據(jù)都是工程易實(shí)現(xiàn)的.比較這兩組數(shù)據(jù)可以推論，若進(jìn)一步提高C2/C1和t2/t1的比值，C1將減小，R1和C2將加大.

4 結(jié) 論

本文以理想元件模型、起始條件V1(0)=V2(0)=0得式(8)、(9)和式(23)、(24)，在選擇器件參數(shù)時(shí)提出了計(jì)算方法，具有理論指導(dǎo)意義.在實(shí)際應(yīng)用中，應(yīng)考慮在重復(fù)出現(xiàn)干擾脈沖時(shí)V1(0)≠0、V2(0)≠0情況，還應(yīng)考慮其他綜合因素.為此，可將這些式中的t1值改為適當(dāng)大于要求的抗干擾脈寬.

對(duì)于接口電路應(yīng)注意分析Q1基極在控制器指令輸入出現(xiàn)干擾時(shí)的工況.在圖1接口電路中，由于用ZD1提升Q1基極抗干擾門限，則具有這樣的特性：只要干擾在ZD1的陰極產(chǎn)生的電位低于這個(gè)門限，Q1基極的電位恒保持為零；既不會(huì)因這個(gè)干擾的存在降低Q1基極抗其他干擾的“能力”，這是本設(shè)計(jì)的一個(gè)重要考慮.若用一個(gè)電阻代替ZD1，Q1基極電位則隨C1電位上升而提高，基極抗其他干擾的能力下降.

[1] 童詩(shī)白.模擬電子技術(shù)基礎(chǔ)[M].北京：高等教育出版社，1980

[2] 常玉燕.日本電子電路精選[M].北京：電子工業(yè)出版社，1989

Anti-InterferenceTechniqueforInterfaceCircuits

LI Xiulian，SUN Dinghao

(BeijingInstituteofControlEngineering,Beijing100190,China)

Two kinds of interface circuits to interface the output terminator of the computer controller with the input terminator of a component in a spacecraft are designed in this paper.The circuits possess the function of anti-interference wide impulse and convert the computer controller signal to the driving current required by the component.Some detailed analytical results derived from this paper can be used to calculate parameter values of main elements in the circuits according to the requirements for anti-interference and driving.

interface circuit; anti-interference technique

2010-05-05

李秀蓮(1961—),女，山西人，高級(jí)工程師，研究方向?yàn)殡娮泳€路設(shè)計(jì)(e-mail: lixiulian@hotmail.com ).

TN78

A

1674-1579(2010)04-0042-04