王建微,陳雷,鐘振新,鄺代華

(珠海優(yōu)特電力科技股份有限公司,珠海519000)

王建微(工程師),主要從事數(shù)字化變電站智能裝置的研發(fā);陳雷(工程師),主要從事繼電保護研究與開發(fā)。

引 言

進一步完善的IEEE1588標準第2版于2008年發(fā)布,且不兼容原來的版本。其在同步原理以及過程的優(yōu)化,乃至細節(jié)過程上都進行了較大幅度的改進。IEC61850標準對智能電子設(shè)備的時鐘精度功能要求劃分為5個等級(T1～T5),其中用于計量的 T5等級精度達到±1 μ s。IEEE1588的ns級精度為實現(xiàn)IEC61850的時鐘精度提供了很好的技術(shù)選擇。

IEC61850推薦的以太網(wǎng)實現(xiàn)同步時鐘的協(xié)議有SNTP和IEEEl588協(xié)議。SNTP協(xié)議純粹基于軟件實現(xiàn),是運行于IP協(xié)議之上的應(yīng)用層協(xié)議,受網(wǎng)絡(luò)環(huán)境和實現(xiàn)限制,其同步精度只能達到ms級別。而IEEEl588精確時間協(xié)議彌補了這種不足,稍微修改了MAC環(huán)節(jié),屏蔽了在其之上的系統(tǒng)與應(yīng)用軟件延時,大大提高同步精度。

本文提出基于MCF54418的解決方案。MCF54418片內(nèi)集成了IEEE1588模塊,摒棄了采用FPGA輔助與外擴昂貴專用的IEEE1588芯片的方法,實現(xiàn)簡單,性能優(yōu)越,成本低廉,能夠廣泛融入需要支持IEEEl588協(xié)議的設(shè)備中,為IEEE1588的普及與推廣創(chuàng)造了條件。

1 基本同步原理

IEEE1588 PTPv2協(xié)議的基本原理是主從時鐘間發(fā)送相關(guān)同步報文,對同步事件報文的發(fā)出時間和接收時間信息進行記錄(硬件加蓋時間戳)。在PTPv2版中,新版Pdelay_Req與Delay_Req報文的區(qū)別在于用Pdelay_Req信息包測量平均網(wǎng)路延遲時間時不需要與Sync信息包(即同步過程)配合使用,可以脫離Sync報文進行多次測量來求平均值,以得到更為精確的平均網(wǎng)路延遲時間。該方法可取代1.0版本Delay_Req,成為平均網(wǎng)路延遲時間測量的主要方法。計算出主從時鐘偏差(OFFSET)以及網(wǎng)絡(luò)中的傳輸延時(DELAY),從而進行時鐘的校準同步。因此偏差(OFFSET)與傳輸延時(DELAY)可分別計算。PTP原理如圖1所示。

圖1 PTP原理

IEEE1588 PTPv2協(xié)議同步測量分2步:偏差測量(OFFSET)和延時測量(DELAY)。通過t1～t6的6個不同接收/發(fā)送時間戳,計算出當前偏差與延時。數(shù)據(jù)流如圖2所示。

圖2 數(shù)據(jù)流

其中Pdelay_Req報文、Pdelay_Resp報文與Pdelay_Resp_Follow_Up報文完成點對點鏈路延時的計算:mean-然后對其取平均,算出鏈路平均延時。

Sync報文與Follow_Up報文主要用于主從時鐘偏差(OFFSET)的計算:

offsetFromMaster=

t2-t1-correctionField-meanPathDelay(A-B端)

交換機延時 correctionField:幀收發(fā)延時(Lsf),交換延時(Lsw),線路傳輸延時(Lwl)=meanPathDelay,幀隊列延時(Lq)。信息包中的時間修正域,修正報文的駐留時間和不對稱延時,來自1588交換機計算出的延時時間。

總的網(wǎng)絡(luò)延時:

同步修正域 correctionField=∑Lsf+Lsw+Lq+Lwl=t4-t4.1-meanPathDelay(C-D端)。

2 應(yīng)用實例

冷火MCF54418是飛思卡爾公司2010年專門針對工業(yè)領(lǐng)域應(yīng)用而設(shè)計的芯片,其低功耗、實時控制工業(yè)微處理器(MPU)可以應(yīng)對工業(yè)以太網(wǎng)迅速發(fā)展的需求。片內(nèi)帶有集成 L2交換機和高精度硬件時間戳(IEEE1588)的雙以太網(wǎng),不需要FPGA與其他外部硬件支持,這種特性為電力變電站內(nèi)高精度時間同步的應(yīng)用提供了經(jīng)濟、高效的解決方案。

圖3的IEEE1588對時采用軟硬結(jié)合的方式實現(xiàn),軟件部分包含Linux驅(qū)動的1588部分以及IEEE1588協(xié)議引擎。驅(qū)動負責(zé)將MAC硬件中時鐘計數(shù)器的時標保存在報文類型時標緩存區(qū)中,并對上實現(xiàn)時鐘調(diào)節(jié)的控制接口。對時數(shù)據(jù)應(yīng)用報文的收發(fā)基于TCP/IP的UDP協(xié)議之上,IEEE1588協(xié)議引擎則用來發(fā)送和接受PTP消息,維護數(shù)據(jù)集,執(zhí)行與端口關(guān)聯(lián)的狀態(tài)機,根據(jù)接收到的PTP時間消息和產(chǎn)生的時間戳計算時間。

圖3 ⅠEEE1588軟硬件系統(tǒng)結(jié)構(gòu)圖

圖4中MCF54418的MAC包含一個時間戳模塊,包含發(fā)送/接收寄存器。接收時在報文的起始幀界定符后的統(tǒng)一位置,對所有接收數(shù)據(jù)幀打時標。網(wǎng)卡中斷程序解析接收到的UDP事件報文(319端口報文),根據(jù)類型(Sync、Pdelay_Req等)將硬件時標保存到接收時標緩沖區(qū)中,應(yīng)用解析模塊收到該類型報文后,讀取該時標并進行相應(yīng)的處理。

圖4 時標獲取原理

報文發(fā)送時,網(wǎng)卡中斷程序根據(jù)UDP事件報文(319端口報文)類型設(shè)置發(fā)送TX_TS標志位,待MAC標記時標后置TS_AVAIL標志位,該報文loopback返回,保存在發(fā)送時標緩沖區(qū)中,并在應(yīng)用中獲取時標。如應(yīng)用將Sync事件報文發(fā)送出去后,底層打完時標,該報文 loopback報文返回到應(yīng)用,應(yīng)用再獲取Sync報文的發(fā)送時標后,打包在Follow_Up報文中發(fā)送出去。

硬件打上的時標,再由應(yīng)用軟件對獲取相關(guān)類型報文的時標進行處理與校正。因此IEEE1588采用硬件和軟件結(jié)合的方式提供高精確度時鐘同步。

2.1 應(yīng)用軟件模塊描述

圖5的IEEE1588協(xié)議引擎主要包括:最佳主時鐘算法(BMC)模塊、報文解析模塊、報文處理模塊。

圖5 ⅠEEE1588軟件原理

最佳主時鐘算法(BMC)模塊:計算出每個時鐘端口的狀態(tài),從而確立網(wǎng)絡(luò)中的最佳主時鐘作為時鐘同步源,給網(wǎng)絡(luò)中的從時鐘授時。

時鐘補償算法模塊:由于晶振的偏差帶來的納秒級的誤差,用于校正晶振漂移帶來的誤差。

報文解析模塊:解析不同類型格式IEEE1588報文。

2.2 硬件部分描述

主要包括普通10/100MAC、時鐘調(diào)整模塊、事件產(chǎn)生模塊,如圖6所示。

2.2.1時鐘調(diào)整模塊

分布式系統(tǒng)中各個節(jié)點上的時鐘,通常是用一個晶振驅(qū)動的計數(shù)器來計量的。但如果本地時鐘的振蕩頻率稍有偏離,就會造成時間的偏離,而且時間的偏離是累計的,會越來越大。雖然通過同步報文的計算可以校正時間,但本地時間的頻繁校正會打亂本地時鐘的連續(xù)性。

時鐘調(diào)整模塊是一個納秒時鐘微調(diào)模塊,包含一個32位納秒計數(shù)器,芯片網(wǎng)卡自身振蕩工作頻率為125 MHz,使得時間戳?xí)r鐘周期寄存器(ENETn_ATINC)的INC字段固定為8 ns。在正常情況下,一個振蕩周期納秒計數(shù)器加8,當累加到1 000 000 000后回繞并置事件標志位TS_TIMER。該模塊還包括一個校準計數(shù)器(ENETn_ATCOR),表示振蕩多少次就用正確的INC_COR值替換INC的8,通過公式:N=計算出每秒應(yīng)調(diào)節(jié)的誤差值N。進而調(diào)整累加器的值,對納秒計數(shù)器進行校正。

IEEE1588應(yīng)用軟件從時鐘補償算法模塊每次接收到sync報文計算出的 offsetFromMaster值,采用控制數(shù)字PID調(diào)節(jié)算法,修改ENETn_ATCOR與INC_COR值,增加與減少納秒計數(shù)器的值,保證讀出的納秒的精確性。秒的計算則需通過對事件產(chǎn)生模塊的事件標志位TS_TIMER的判斷,在中斷程序中自行累加得到。

2.2.2 數(shù)字PⅠD時鐘線修正算法

以主從偏差offsetFromMaster為輸入量,硬件提供的INC_COR和COR兩寄存器接口進行硬件時鐘快慢調(diào)整。因納秒數(shù)值相對較大,軟件上則采用粗調(diào)與微調(diào)結(jié)合的方式。程序每次調(diào)整周期為1 s,通過若干個周期實現(xiàn)主從時鐘的同步。

ms級通過調(diào)節(jié)inc_cor快速定位,縮小調(diào)節(jié)偏差;ns級采用PID算法調(diào)整時鐘的快慢,以cor作為時鐘微調(diào)的接口完成對主時鐘的追蹤。

PI調(diào)節(jié)器可以消除靜差,但卻降低了響應(yīng)速度。PID調(diào)節(jié)器可加快系統(tǒng)的動作速度,減小超調(diào)時間,克服振蕩,使系統(tǒng)快速趨于穩(wěn)定,從而改善系統(tǒng)的動態(tài)性能。

圖6 MCF54418的 ⅠEEE 1588硬件原理

2.2.3 秒脈沖產(chǎn)生模塊

MCF54418擁有4個DMA定時器,其累加計數(shù)器可以自行配置關(guān)聯(lián)任一1588的MAC納秒計數(shù)器。當納秒計數(shù)器達到預(yù)設(shè)的邊界時,DMA定時器通過硬件T0OUT引腳輸出一秒脈沖,保證秒脈沖的準確度。

2.3 實驗環(huán)境下性能指標測試

設(shè)備采用兩塊Freescale的MCF54418作為主控芯片,用光纖以太網(wǎng)對接,并連接主從設(shè)備MCF54418芯片的秒脈沖(PPS)T0OUT輸出引腳到示波器1、2通道,實際測試結(jié)果性能指標。進入穩(wěn)態(tài)過程ts調(diào)節(jié)時間平均為1.5 min,測量得到秒脈沖的上升沿平均誤差在±30 ns,峰-峰值誤差不超過100 ns,滿足數(shù)字化變電站要求的性能指標。

3 結(jié) 論

隨著國家電網(wǎng)公司智能電網(wǎng)的總體發(fā)展的不斷深入,時間同步在其中顯得尤為重要,與其他授時技術(shù)對比,IEEE1588將更好地解決電力系統(tǒng)授時同步的難題。該技術(shù)模塊在產(chǎn)品中可以跟GPS對時模塊、SNTP對時模塊相互選擇切換使用,也作為智能變電站技術(shù)用于本公司智能變電站智能防誤保護系列產(chǎn)品中。

[1]IEEE.ANSI/IEEE Std 1588-2008 Standard for a Precision Clock Synchronization Protoc01 for Networked Measurement and Control Systems[S].New York:IEEE,2008.

[2]Freescale.MCF5441x Reference Manual,2010.

[3]IEC 61850-9-2 communication networks and systems in substations,part 9-2:Specific communication service mapping(SCSM)-Sampled values over ISO/IEC8802-3[S],2003.

[4]殷佳樂,汪敏,等.IEEE1588用于話音業(yè)務(wù)同步的可行性研究[J].微計算機信息,2010(1-3):113-115.

[5]趙上林,等.基于IEEE 1588的數(shù)字化變電站時鐘同步技術(shù)研究[J].電網(wǎng)技術(shù),2008,32(21):97-102.

[6]劉慧源,等.數(shù)字化變電站同步方案分析[J].電力系統(tǒng)自動化,2009,33(3):55-58.