全方位解析Qsys系統(tǒng)集成工具——幫您解決三大尖銳問題

在采用FPGA進(jìn)行設(shè)計時，設(shè)計團(tuán)隊規(guī)模是不是越來越大?是否是需要花費很多時間去嘗試重新使用其他人的設(shè)計?是否是需要花費大量的時間進(jìn)行驗證?Altera亞太區(qū)產(chǎn)品市場經(jīng)理謝曉東所介紹的Altera Qsys恰恰可以幫助解決這3個尖銳問題。

Altera系統(tǒng)級集成工具Qsys能幫助設(shè)計者把標(biāo)準(zhǔn)內(nèi)核（存儲、標(biāo)準(zhǔn)接口、處理器等）和膠合邏輯（用來做仲裁、中斷控制、拓?fù)浣Y(jié)構(gòu)、帶寬匹配、互聯(lián)、橋接等）做好，大大減輕了工作量。Qsys讓設(shè)計者把精力集中在定制邏輯上，用來實現(xiàn)差異化，提升產(chǎn)品價值。針對標(biāo)準(zhǔn)內(nèi)核，Altera提供 100多種 Qsys兼容 IP，如接口協(xié)議 IP、存儲器 IP、視頻和圖像處理 IP、嵌入式IP以及處理器 IP。Qsys還自動完成繁瑣、容易出錯的集成任務(wù)，并且提供GUI界面支持快速集成。

Qsys提供Avalon總線接口以及ARM的AMBA AXI3、AXI4標(biāo)準(zhǔn)總線接口，Qsys的芯片網(wǎng)絡(luò)（NoC）體系結(jié)構(gòu)可以幫助實現(xiàn)FPGA與ARM之間的高性能互聯(lián)。Qsys還提供組件編輯器工具，設(shè)計者可以把自己設(shè)計的RTL引入Qsys中，封裝成一個IP來用。Qsys在設(shè)計重用上的最大特色就是實現(xiàn)了子系統(tǒng)級別的設(shè)計重用，即可以將子系統(tǒng)打包，把某一些IP打包成一個子系統(tǒng)（留一些接口出來），這樣的層次化設(shè)計將會極大地方便設(shè)計人員。

Qsys中有一個系統(tǒng)級調(diào)試工具——系統(tǒng)控制臺，它提高了調(diào)試的抽象級，把設(shè)計看成不同的子模塊。通過在總線上對地址進(jìn)行讀寫操作，鎖定出現(xiàn)問題的模塊，再用SignalTap去調(diào)試，從而大幅度縮短了驗證時間。系統(tǒng)控制臺的另一大特點就是提供定制圖形用戶界面，讓客戶定制自己喜歡的界面，使調(diào)試變得簡單和享受。

為了讓更多的工程師切身體會Qsys的優(yōu)勢，Altera將在亞太區(qū)15個主要城市舉辦Qsys研討會。

(AET供稿)