盧 玲，邵 吟

1.杭州天元信息技術(shù)有限公司，浙江杭州310012;

2.杭州優(yōu)博信息科技有限公司，浙江 杭州310012)

0 引言

阻抗特性測(cè)量技術(shù)在傳感器、儀器儀表、通信傳輸系統(tǒng)及PCB分布參數(shù)分析等領(lǐng)域占有十分重要地位。目前阻抗測(cè)量技術(shù)已從傳統(tǒng)的電橋法、諧振法等發(fā)展到網(wǎng)絡(luò)分析法和自平衡電橋法等［1］。其中，電橋法測(cè)量精度高，但需反復(fù)調(diào)節(jié)電橋平衡而難以快速自動(dòng)測(cè)量;自平衡電橋法不需人工調(diào)平衡，但電路復(fù)雜成本較高;諧振法需調(diào)諧，精度較低;矢量網(wǎng)絡(luò)分析法測(cè)量精度較高，頻帶覆蓋范圍寬，但可測(cè)量的阻抗范圍較小且成本很高;矢量伏安法(電流－電壓法)可測(cè)量的阻抗范圍較大，測(cè)量精度也較高，其難點(diǎn)是如何準(zhǔn)確測(cè)量相位，目前較多采用ADI公司的寬帶增益相位檢測(cè)芯片AD8302［2］，但其相位輸出不能區(qū)分正負(fù)，一種改良方法［3］是對(duì)參考信號(hào)移相后再測(cè)量來(lái)判定相位的極性，這增加了測(cè)量電路復(fù)雜性，且相位差接近0°或+/－180°時(shí)仍存在較大誤差。隨著信息技術(shù)的快速發(fā)展，信號(hào)帶寬和傳輸速率不斷提高，高頻電路應(yīng)用越來(lái)越多，且工作頻率會(huì)隨信息內(nèi)容的不同而變化，故對(duì)阻抗特性測(cè)量的需求也不斷提升。通常，電路單元和系統(tǒng)的阻抗特性需采用昂貴的網(wǎng)絡(luò)分析儀進(jìn)行測(cè)量，而許多中小企業(yè)很難承受，且難以現(xiàn)場(chǎng)應(yīng)用。為此，本文基于矢量阻抗檢測(cè)原理，針對(duì)常見(jiàn)的1kHz160MHz頻帶、1 10kΩ阻抗范圍、低功耗應(yīng)用的測(cè)量對(duì)象，用DDS［4］產(chǎn)生頻率信號(hào)、以嵌入式CPU作為頻率和相位控制、ADC變換、測(cè)量計(jì)算和LCD顯示的核心，探討一種經(jīng)濟(jì)實(shí)用的數(shù)字式矢量阻抗測(cè)量方法及其主要電路的實(shí)現(xiàn)。

1 測(cè)量原理及系統(tǒng)結(jié)構(gòu)

本文基于矢量伏安法，探討一種采用同步檢波器、支持相位極性檢測(cè)的矢量阻抗測(cè)量電路。矢量伏安法通過(guò)測(cè)量施加在被測(cè)單元上的電壓U、及與被測(cè)對(duì)象ZDUT串聯(lián)的標(biāo)準(zhǔn)取樣電阻Rs上的電壓來(lái)獲得電流，從而計(jì)算被測(cè)阻抗的矢量值，其矢量關(guān)系如圖1所示。本文采用基于矢量伏安法的自由軸法［5］數(shù)字化矢量阻抗測(cè)量技術(shù)，自由軸法的相位檢測(cè)參考基準(zhǔn)可任意選擇，只要求保持兩個(gè)坐標(biāo)軸正交(相差90°)即可。實(shí)際設(shè)計(jì)中采用正交信號(hào)(I/Q信號(hào))同步檢波，對(duì)測(cè)量參數(shù)的I/Q分量(即圖1中x和y軸上的投影分量)分別進(jìn)行測(cè)量，可方便地計(jì)算被測(cè)阻抗的實(shí)部和虛部，其基本算法如下:

圖1 自由軸法矢量關(guān)系圖

式中，Ux為圖1中施加的電壓信號(hào)U的x軸投影分量，Uy為其y軸投影分量;Usx和Usy分別是取樣電阻Rs上的電壓Us在x軸和y軸的投影分量。被測(cè)對(duì)象ZDUTm可由式3算出，ZDUTm為測(cè)量值，虛部結(jié)果可正可負(fù)，相位的極性也就可知。因此，矢量阻抗測(cè)量電路應(yīng)包含正弦激勵(lì)信號(hào)產(chǎn)生模塊、I/Q同步檢波功能模塊、信號(hào)A/D采樣與計(jì)算模塊等，系統(tǒng)結(jié)構(gòu)如圖2所示。系統(tǒng)設(shè)計(jì)時(shí)考慮了特定應(yīng)用時(shí)需連接阻抗匹配夾具或反射橋的需要，因限于篇幅，故不贅述。

圖2中，標(biāo)準(zhǔn)正弦信號(hào)產(chǎn)生模塊選用2片低功耗直接數(shù)字頻率合成 DDS芯片AD9954，分別用于輸出頻率可變的激勵(lì)信號(hào)、及能調(diào)節(jié)90°相位差的I/Q檢波信號(hào)。該芯片產(chǎn)生的正弦波頻率最高可達(dá)160MHz，頻率調(diào)整可達(dá)0.1Hz的分辨率，相位調(diào)節(jié)可達(dá)0.022°分辨率。

I/Q同步檢波功能模塊只采用單個(gè)混頻器SA612A來(lái)實(shí)現(xiàn)，I/Q信號(hào)的切換通過(guò)CPU軟件控制DDS-2的相位差90°來(lái)實(shí)現(xiàn)，電壓和電流測(cè)量信號(hào)的切換采用電子開(kāi)關(guān)電路實(shí)現(xiàn)，以消除分別采用檢波器時(shí)，其增益的差異對(duì)測(cè)量的影響。

信號(hào)A/D采樣與計(jì)算模塊采用32位ARM CPU芯片STM32F103VET6，含有3路獨(dú)立12bit A/D，支持單周期乘法和硬件除法，符合本文討論的矢量阻抗測(cè)量功能的需要。另外，CPU還通過(guò)軟件實(shí)現(xiàn)LCD的測(cè)量結(jié)果顯示、讀取調(diào)整參數(shù)的旋轉(zhuǎn)編碼開(kāi)關(guān)狀態(tài)等。

圖2 測(cè)量電路系統(tǒng)的結(jié)構(gòu)框圖

2 關(guān)鍵電路實(shí)現(xiàn)

自由軸法數(shù)字化矢量阻抗測(cè)量系統(tǒng)需要產(chǎn)生一路標(biāo)準(zhǔn)正弦波激勵(lì)信號(hào)、和一路相位能精確控制的I/Q檢波參考信號(hào)。常見(jiàn)的正弦波發(fā)生器有PLL方案和DDS方案，PLL方案的相位控制較難，DDS方案雜散或諧波較豐富。本文采用DDS方案，選用低功耗的AD9954芯片，其時(shí)鐘由50MHz的鐘振電路產(chǎn)生，由DDS芯片內(nèi)部的PLL倍頻到400MHz，因此可輸出高達(dá)160MHz的標(biāo)準(zhǔn)正弦波。兩片DDS采用同一時(shí)鐘源，以使得兩路正弦波輸出相同的頻率，以便在后續(xù)檢波電路中能準(zhǔn)確檢出工作頻率下的I/Q參數(shù)分量，避免了因不同時(shí)鐘源頻率的差異導(dǎo)致的檢波誤差。輸出頻率的改變與I/Q檢波正弦波信號(hào)的相位控制，均由CPU軟件改寫DDS芯片的控制字來(lái)實(shí)現(xiàn)。

此外，由于直接數(shù)字頻率合成技術(shù)所產(chǎn)生的正弦波含有豐富的高頻諧波，雜散較大，本方案采用了9階橢圓濾波器進(jìn)行抑制，其濾波電路和濾波性能仿真如圖3所示，其頻率響應(yīng)的通帶內(nèi)幅頻紋波≤0.1dB，阻帶衰減大于80dB，過(guò)渡帶也較陡峭。系統(tǒng)中有2個(gè)9階橢圓濾波電路，分別對(duì)應(yīng)圖2中的LFP-1和LFP-2。實(shí)際電路實(shí)現(xiàn)中，2路DDS后的低通濾波器采用高品質(zhì)的貼片電感和電容，以保證正弦波輸出頻譜較為純凈。

I/Q同步檢波功能用于獲得電壓、電流(通過(guò)測(cè)量標(biāo)準(zhǔn)取樣電阻Rs上的電壓來(lái)間接獲得)在x、y軸的投影分量，是阻抗測(cè)量的主要功能。設(shè)計(jì)中采用低成本雙平衡混頻器SA612A，如圖4所示。其適用頻率可高至500MHz，有較高的增益，并具有檢波帶寬很窄的優(yōu)點(diǎn)，只對(duì)在測(cè)試頻率附近狹窄的帶寬范圍內(nèi)的信號(hào)有效，從而大大削弱了各種不同頻率的干擾信號(hào)對(duì)測(cè)量結(jié)果的影響，也使得測(cè)量系統(tǒng)在激勵(lì)信號(hào)強(qiáng)度較低時(shí)，也能獲得較高的測(cè)量精度，有利于降低系統(tǒng)功耗?；祛l器在數(shù)學(xué)上可看作乘法器，由三角函數(shù)積化和差公式可知，圖4中IVSIG和LO同頻率的兩路正弦波信號(hào)混頻后，將輸出差頻和倍頻相疊加的信號(hào)，倍頻信號(hào)可被后續(xù)的LPF低通電路和軟件處理濾除，差頻信號(hào)實(shí)際只含有代表兩路正弦波相位差的直流信號(hào)，該直流信號(hào)就是需測(cè)量的電壓在自由軸上的投影分量。

圖3 9階橢圓濾波器及其性能仿真

圖4 同步檢波電路

3 測(cè)量校準(zhǔn)與軟件補(bǔ)償

實(shí)際測(cè)量中，被測(cè)阻抗可由測(cè)量到的4個(gè)投影分量由式3算出，但由于測(cè)量系統(tǒng)所用的夾具、電纜或附加電路接插件等存在附加殘余阻抗，與被測(cè)對(duì)象疊加在一起，會(huì)導(dǎo)致較大的測(cè)量誤差。為此，文本采用一個(gè)兩端對(duì)網(wǎng)絡(luò)模型來(lái)描述附加的殘余阻抗，如圖5所示，通過(guò)短路、開(kāi)路和標(biāo)準(zhǔn)電阻負(fù)載(ZL)的測(cè)量值(分別為ZS、ZO和ZLm)，對(duì)系統(tǒng)進(jìn)行校準(zhǔn)。圖5中，由式3算出的阻抗測(cè)量值ZDUTm與實(shí)際被測(cè)阻抗的關(guān)系如下:

圖5 附加殘余阻抗的兩端對(duì)網(wǎng)絡(luò)模型

由式5可得出3個(gè)可用于測(cè)量補(bǔ)償?shù)膮?shù)為:

采用短路、開(kāi)路、標(biāo)準(zhǔn)電阻負(fù)載校準(zhǔn)的目的，就是通過(guò)標(biāo)準(zhǔn)電阻值ZL、3次校準(zhǔn)測(cè)量值ZS、ZO和ZLm，得到式6中的3個(gè)參數(shù)，由CPU保存在FLASH存儲(chǔ)器中，應(yīng)用于實(shí)際測(cè)量時(shí)，對(duì)式3計(jì)算的阻抗測(cè)量值ZDUTm進(jìn)行修正，得出實(shí)際ZDUT的補(bǔ)償計(jì)算如式7所示。

4 結(jié)束語(yǔ)

按本文方案設(shè)計(jì)的新型阻抗測(cè)量系統(tǒng)，對(duì)一模擬系統(tǒng)的測(cè)量結(jié)果與采用HP3577分析儀的比較如表1所示。測(cè)量系統(tǒng)已在系統(tǒng)阻抗要求為50Ω的短波天線阻抗測(cè)量、系統(tǒng)阻抗要求為120Ω的工業(yè)設(shè)備數(shù)據(jù)傳輸接口的輸入阻抗測(cè)量、系統(tǒng)阻抗要求為100Ω的網(wǎng)絡(luò)接口輸入阻抗測(cè)量等方面獲得實(shí)際應(yīng)用，測(cè)試結(jié)果穩(wěn)定，測(cè)量精度滿足要求，適合中小企業(yè)應(yīng)用中常見(jiàn)的1kHz 160MHz頻帶、1Ω 10kΩ阻抗范圍、低功耗場(chǎng)合的測(cè)量應(yīng)用。該測(cè)量系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單、性能穩(wěn)定、使用便捷，成本低、通用性好的特點(diǎn)，具有良好的產(chǎn)品化前景。

表1 對(duì)某模擬系統(tǒng)的測(cè)量結(jié)果比較

［1］ 陳尚松，郭慶，雷加.電子測(cè)量與儀器(第二版)［M］.北京:電子工業(yè)出版社，2009:281－299.

［2］ Analog Devices.AD8302 LF –2.7 GHz RF/IF Gain and Phase Detector Datasheet［EB/OL］.http://www.analog.com/static/imported-files/data_sheets/AD8302.pdf，2002 －07 －01.

［3］ Krok M，Gwarek W.A Low-Cost PC Controlled System for Measurement of Vector Reflection Coefficient in ISM Band［C］.Krakow:International Conference on Microwaves，Radar＆ Wireless Communications，2006:33 －36.

［4］ David Brandon.DDS Design［J］.EDN，2004，(9):71 －78，83 －84.

［5］ 丁濤，陳光.基于自由軸法的RLC測(cè)量電路［J］.兵工自動(dòng)化，2008，27(6):75－78.