王懷榮

（中國(guó)電子科技集團(tuán)公司第47研究所，沈陽(yáng) 110032）

1 概述

數(shù)字技術(shù)日趨成熟，數(shù)字集成電路在高密度、高速度及低功耗等方面不斷地取得新的發(fā)展和突破，數(shù)字技術(shù)的應(yīng)用越來(lái)越廣泛。

在實(shí)際工作中，需要能夠?qū)⒛M量信號(hào)轉(zhuǎn)換成簡(jiǎn)單數(shù)字信號(hào)的A/D轉(zhuǎn)換裝置和將處理后的數(shù)字信號(hào)回復(fù)成為模擬量信號(hào)的D/A轉(zhuǎn)換裝置。因此，系統(tǒng)處理數(shù)據(jù)的快慢，不僅取決于系統(tǒng)本身，還受限于A/D、D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。所以研究如何提高A/D、D/A轉(zhuǎn)換速度就顯得十分必要和重要。尤其在現(xiàn)代軍事抗衡中，尖端電子技術(shù)需要對(duì)信號(hào)快速準(zhǔn)確地實(shí)時(shí)控制應(yīng)用，高速視頻A/D、D/A轉(zhuǎn)換器是國(guó)防現(xiàn)代化中至關(guān)重要的電子元器件。

轉(zhuǎn)換速度一直是A/D、D/A轉(zhuǎn)換器在高速數(shù)字集成電路研究中的瓶頸之一。為了提高轉(zhuǎn)換速度，在線路結(jié)構(gòu)設(shè)計(jì)和制作工藝上,人們不斷提出新的設(shè)計(jì)思想和理念，力爭(zhēng)在高速電路的研究中有新的突破和提高。

中國(guó)電子科技集團(tuán)公司第47研究所和中國(guó)科學(xué)院半導(dǎo)體研究所共同合作，在A/D、D/A的研制中采用我國(guó)獨(dú)創(chuàng)的多元邏輯電路（DYL）結(jié)構(gòu)，在轉(zhuǎn)換速度上進(jìn)行創(chuàng)新，該電路的成功改變了我國(guó)高速DAC研制落后的局面，為高速信號(hào)處理電路的研制提供了新的途徑和方法。

2 電路原理、邏輯結(jié)構(gòu)圖及說(shuō)明

DAC是將數(shù)字量轉(zhuǎn)換成模擬量的功能部件。常規(guī)高速DAC線路均采用全并行轉(zhuǎn)換方式，即利用高速電子模擬開關(guān)將確定的電壓（或電流）傳送到精密電阻網(wǎng)絡(luò)，經(jīng)電阻網(wǎng)絡(luò)加權(quán)處理，實(shí)現(xiàn)信號(hào)轉(zhuǎn)換，再通過(guò)高速緩沖部件完成轉(zhuǎn)換輸出。其轉(zhuǎn)換原理圖見圖1。

圖1 轉(zhuǎn)換原理圖

12位DAC的轉(zhuǎn)換關(guān)系式為：

當(dāng)Ci全為“1”時(shí)，

其中，V1和V2為電壓基準(zhǔn)參考值；i＝1，2，……，12；Ci為第i個(gè)模擬開關(guān)的控制信號(hào)，其值為“0”或“1”。

該高速DAC轉(zhuǎn)換器電路在線路結(jié)構(gòu)上與眾不同，沒(méi)有采用電流模擬開關(guān)構(gòu)成的電流轉(zhuǎn)換方式，而是采用新型高速差動(dòng)電壓模擬開關(guān)，通過(guò)抵消電壓模擬開關(guān)的通道電阻來(lái)提高電壓模擬開關(guān)的轉(zhuǎn)換精度，同時(shí)又能直接實(shí)現(xiàn)幅值較大的電壓模擬量輸出，克服了電流型DAC輸出幅度小、使用范圍受限的缺點(diǎn)，其邏輯功能框圖見圖2。

圖2 邏輯功能框圖

基準(zhǔn)電壓產(chǎn)生差動(dòng)基準(zhǔn)信號(hào)V1和V2，在數(shù)字輸入信號(hào)的控制下新型高速差動(dòng)電壓模擬開關(guān)將差動(dòng)基準(zhǔn)電壓V1和V2高速傳送到R-2R網(wǎng)絡(luò)，在這期間輸入邊沿校正電路對(duì)輸入信號(hào)邊沿進(jìn)行調(diào)整，以合適的輸入邊沿來(lái)減少轉(zhuǎn)換器實(shí)現(xiàn)穩(wěn)定輸出所需要的建立時(shí)間；R-2R網(wǎng)絡(luò)構(gòu)成的T型電阻網(wǎng)絡(luò)，對(duì)被轉(zhuǎn)換信號(hào)進(jìn)行二進(jìn)制加權(quán)處理，實(shí)現(xiàn)信號(hào)的轉(zhuǎn)換；高速緩沖輸出電路降低輸出信號(hào)內(nèi)阻，增加驅(qū)動(dòng)能力；同時(shí)實(shí)現(xiàn)信號(hào)的失調(diào)校正，完成轉(zhuǎn)換輸出。

3 關(guān)鍵技術(shù)的研究

3.1 多晶硅發(fā)射極

多晶硅發(fā)射極技術(shù)應(yīng)用于高速集成電路的研制生產(chǎn)中，通過(guò)實(shí)現(xiàn)全離子注入淺結(jié)工藝，可提高NPN管的ft和β值，使12位DAC實(shí)現(xiàn)高速工作。該技術(shù)的研究主要是以淺結(jié)工藝為重點(diǎn)，從而實(shí)現(xiàn)該產(chǎn)品的建立時(shí)間滿足小于等于20ns的目標(biāo)，經(jīng)驗(yàn)證得出最佳工藝條件如下：

注硼區(qū)參數(shù)控制在RS＝550±50Ω/□，Xj=0.3μm～0.4μm，LPVCD多晶硅生長(zhǎng)d=450±50nm；

多晶硅離子注入磷：能量70keV，劑量3.0×1016，注入砷：能量80 keV，劑量3.5×1015；

按照上述條件進(jìn)行工藝處理后，在870℃下、N2中退火40min，NPN管的β≥80倍，βVces≥14V。

3.2 高穩(wěn)定薄膜

從12位DAC邏輯說(shuō)明可知，R-2R網(wǎng)絡(luò)與DAC的線性度和相對(duì)精度有關(guān)，所以解決高穩(wěn)定薄膜性能問(wèn)題是十分重要的。用新引進(jìn)的Crsi靶材進(jìn)行Crsi薄膜濺射，經(jīng)對(duì)各種條件對(duì)比得到最佳工藝參數(shù)為：Crsi的Rs＝500Ω/□～600Ω/□，硅片的Rs均勻性達(dá)到1.8%，同一芯片內(nèi)電阻網(wǎng)絡(luò)的電阻均勻性達(dá)到0.6%，Crsi的溫漂系數(shù)≤50×10-6/℃，經(jīng)驗(yàn)證指標(biāo)滿足12位DAC的設(shè)計(jì)要求。

3.3 雙層金屬布線

為了縮小集成電路的芯片面積，減少布線長(zhǎng)度，提高工作速度，該電路采用雙層金屬布線，關(guān)鍵技術(shù)是解決雙層金屬平坦化和通孔接觸電阻問(wèn)題。對(duì)我們來(lái)說(shuō)，雙層金屬的通孔接觸是關(guān)鍵問(wèn)題。采用PLCVD SiO2+PECVC Si3N4結(jié)構(gòu)的絕緣介質(zhì)層，并合理控制等離子干法腐蝕和濺射臺(tái)的反濺射條件，使通孔接觸電阻滿足了電路要求。

3.4 激光修正

對(duì)于高精度的DAC，由于加工工藝和其他方面對(duì)精度和參數(shù)的影響，采用激光修正技術(shù)手段是提高精度和成品率的重要途徑。為了達(dá)到12位DAC的高精度指標(biāo)，不論是激光機(jī)的光點(diǎn)設(shè)置還是實(shí)現(xiàn)自動(dòng)修正的硬件和軟件的研究工作，都是十分重要的。為了實(shí)現(xiàn)激光修正的高精度，對(duì)激光機(jī)的性能和指標(biāo)進(jìn)行了許多改進(jìn)和調(diào)整，調(diào)整后的激光點(diǎn)直徑達(dá)到4μm ～8μm，完善修正軟件，實(shí)現(xiàn)全自動(dòng)激光修正，對(duì)精度達(dá)不到指標(biāo)的電路進(jìn)行激光修正，使產(chǎn)品的相對(duì)精度達(dá)到設(shè)計(jì)要求。

4 新技術(shù)的應(yīng)用

開展高速差動(dòng)電壓模擬開關(guān)在DAC中的應(yīng)用研究，在工藝上以縱向PNP晶體管替代β NPN晶體管，提高了傳輸精度。該新結(jié)構(gòu)已申請(qǐng)了國(guó)家發(fā)明專利，專利號(hào)為981003485.7。經(jīng)研究表明：新結(jié)構(gòu)的輸入阻抗大于1010Ω，具有極小的輸入損耗，開關(guān)延遲小于1ns。當(dāng)輸入負(fù)載為200Ω、動(dòng)態(tài)范圍為2時(shí)，其傳輸誤差小于5μV，可實(shí)現(xiàn)極高的傳輸精度。

采用高速互補(bǔ)型輸出緩沖電路新技術(shù)，解決了傳統(tǒng)高速D/A轉(zhuǎn)換輸出阻抗較高、應(yīng)用受限的問(wèn)題。這種互補(bǔ)型輸出緩沖電路不僅能驅(qū)動(dòng)常規(guī)線性電路200Ω的負(fù)載，而且能驅(qū)動(dòng)50Ω的負(fù)載，較大拓展了D/A轉(zhuǎn)換器的應(yīng)用范圍，又由于采用了多級(jí)互補(bǔ)型共集電極電路，頻帶極寬，使輸出延遲時(shí)間小于1ns，實(shí)現(xiàn)了極高的速度。

D/A轉(zhuǎn)換器的速度即轉(zhuǎn)換時(shí)間，是指模擬量在確定精度下達(dá)到穩(wěn)定輸出所需的時(shí)間。因此，輸出高速帶有過(guò)沖的邊沿不等于D/A高速完成了轉(zhuǎn)換，真實(shí)的建立時(shí)間是待過(guò)沖振幅降低到確定精度內(nèi)的時(shí)間。封裝后的電路，由于引線電感的存在，原先并不過(guò)沖的邊沿也會(huì)出現(xiàn)過(guò)沖，在高速電路中更為突出。因此，輸入邊沿的調(diào)整對(duì)轉(zhuǎn)換器的速度影響十分重要。在12位高速視頻D/A轉(zhuǎn)換器的預(yù)研制中，提出了一種通過(guò)控制偏置電流的方法來(lái)實(shí)現(xiàn)輸入邊沿調(diào)整功能。經(jīng)驗(yàn)證，其可控范圍較寬，達(dá)到了穩(wěn)定的目標(biāo)。

5 研制和測(cè)試結(jié)果

該電路研制成功后，在測(cè)試系統(tǒng)上進(jìn)行了全參數(shù)測(cè)試，測(cè)試結(jié)果表明該電路各項(xiàng)參數(shù)指標(biāo)達(dá)到設(shè)計(jì)要求，該電路通過(guò)技術(shù)鑒定，完全可以替代國(guó)外同類產(chǎn)品，滿足用戶要求，已成功應(yīng)用于整機(jī)系統(tǒng)中。測(cè)試結(jié)果如圖3和表1。

圖3 轉(zhuǎn)換特性測(cè)試結(jié)果

表1 電性能測(cè)試結(jié)果

6 技術(shù)創(chuàng)新

12位高速DAC的研制在多項(xiàng)技術(shù)理論上均有所創(chuàng)新。設(shè)計(jì)上，對(duì)多元邏輯理論及結(jié)構(gòu)有了新的改進(jìn)，而且該電路所采用的新型高速差動(dòng)電壓模擬開關(guān)結(jié)構(gòu)已申請(qǐng)了國(guó)家發(fā)明專利；工藝上，在多晶硅發(fā)射極技術(shù)研究中，將摻雜工藝由原來(lái)的擴(kuò)散方法改進(jìn)為全離子注入，實(shí)現(xiàn)了淺結(jié)工藝，從而提高了電路的相對(duì)精度。另一創(chuàng)新點(diǎn)是在高穩(wěn)定薄膜電阻方面開展了研究工作，使得網(wǎng)絡(luò)電阻的精度和溫漂系數(shù)大幅度提高。采用雙層金屬布線工藝縮小了芯片面積，提高了精度和轉(zhuǎn)換速度。

7 結(jié)束語(yǔ)

DYL多元邏輯12位高速視頻DAC轉(zhuǎn)換器的研制成功，表明我國(guó)在高速視頻領(lǐng)域的電子元器件有了新的發(fā)展，同時(shí)也為我國(guó)高速集成電路探索出了一條新的途徑，研制和測(cè)試結(jié)果經(jīng)專家驗(yàn)證，其轉(zhuǎn)換速度和性能在國(guó)內(nèi)處于領(lǐng)先水平。在研制過(guò)程中，中國(guó)科學(xué)院半導(dǎo)體所石寅、朱榮華研究員多次親臨指導(dǎo)，為此我們表示衷心感謝。

[1]石寅，王守覺(jué).電子學(xué)報(bào)，1988，16（9）：48-54.

[2]王守覺(jué)，等.ACTA Electronice Sinica[J].電子學(xué)報(bào)，1978，6（2）：43-51.

[3]吳偉.激光修正技術(shù)在提高DAC轉(zhuǎn)換器精度應(yīng)用的研究[J].微處理機(jī)，1985 ，3 (2) ：10-13.