余國(guó)義，張 樂(lè)，鄭梅軍，鐘建福

(華中科技大學(xué)電子科學(xué)與技術(shù)系，武漢430074)

近年來(lái)隨著物聯(lián)網(wǎng)的推廣，傳感器的應(yīng)用越來(lái)越廣泛，對(duì)低壓低功耗的信號(hào)處理系統(tǒng)要求也越來(lái)越高。在物聯(lián)網(wǎng)中，同一款傳感器可能分布在不同環(huán)境中，傳感器輸出信號(hào)的共模電平會(huì)有較大變化范圍，在低電源電壓下，迫切要求信號(hào)提取電路能夠處理寬共模信號(hào)［1］。一般放大器在寬共模輸入時(shí)，它的一些重要性能會(huì)變差，如增益、帶寬、失調(diào)電壓、穩(wěn)定性等［2-5］，而采用 BiCMOS 工藝［1，7-8］或 BCD 工藝［6，9］固然可以擴(kuò)大輸入共模范圍，但其工藝價(jià)格比CMOS工藝要昂貴許多。

本文分析了CMOS工藝的傳統(tǒng)的寬動(dòng)態(tài)共模運(yùn)放輸入級(jí)的一般電路形式和其帶來(lái)的問(wèn)題，然后提出一種新的方法來(lái)設(shè)計(jì)寬共模輸入運(yùn)放。本文采用TSMC 0.13 μm CMOS工藝設(shè)計(jì)了一個(gè)新型寬共模動(dòng)態(tài)范圍運(yùn)算放大器，通過(guò)穩(wěn)定輸入共模電平方法，在3.3 V電源電壓時(shí)實(shí)現(xiàn)-1.5 V～4.8 V的共模輸入范圍。

1 傳統(tǒng)的寬共模運(yùn)放輸入級(jí)

運(yùn)算放大器的輸入級(jí)一般采用差分輸入結(jié)構(gòu);差分輸入結(jié)構(gòu)具有高的電源噪聲抑制、較大的輸出擺幅的優(yōu)點(diǎn)，而且同單端的同類(lèi)電路相比差動(dòng)電路偏置電路的設(shè)計(jì)更加簡(jiǎn)單，而且具有更高的線(xiàn)性度。

CMOS工藝的傳統(tǒng)寬共模運(yùn)放輸入級(jí)電路如圖1所示。采用NMOS和PMOS互補(bǔ)作為放大管，利用NMOS可以有較高共模電平和PMOS可以有較低共模電平的特點(diǎn)相結(jié)合實(shí)現(xiàn)寬的共模輸入范圍［10-12］。

圖1 傳統(tǒng)的寬共模運(yùn)放輸入級(jí)電路

各MOS管工作狀態(tài)為:

當(dāng)VCM＞Vdd-(VIp+Vt)時(shí)，NMOS 管 M1、M2工作，PMOS管M3、M4截止(Vt為MOS管閾值電壓);

當(dāng)VCM＜VIn+Vt時(shí)，PMOS 管 M3、M4工作，NMOS管 M1、M2截止;

當(dāng)Vdd-(VIp+Vt)＞VCM＞VIn+Vt時(shí)，M1、M2、M3、M4均工作。

在各狀態(tài)交替時(shí)電路的總跨導(dǎo)Gm無(wú)法恒定，變化可能達(dá)到100%，使極點(diǎn)補(bǔ)償不容易確定，對(duì)增益和帶寬都有很大影響。為了穩(wěn)定總跨導(dǎo)，必須非常仔細(xì)確定兩個(gè)尾電流和放大管的尺寸，設(shè)計(jì)難度很大，在文獻(xiàn)［12-14］對(duì)此類(lèi)型電路有進(jìn)一步說(shuō)明和改進(jìn)。

2 一種寬輸入共模范圍運(yùn)放的設(shè)計(jì)

本設(shè)計(jì)通過(guò)將輸入共模電平穩(wěn)定到所需固定電平附近，再將穩(wěn)定后信號(hào)和差分小信號(hào)提供給放大器處理來(lái)實(shí)現(xiàn)超寬輸入共模范圍。整體結(jié)構(gòu)如圖2所示。

圖2中Vref為參考共模電平，通過(guò)反饋輸入信號(hào)共模電平與Vref差值放大電壓到輸入端可以得到接近Vref的共模信號(hào)，而且此過(guò)程中小信號(hào)幾乎不受影響(反饋網(wǎng)絡(luò)中器件產(chǎn)生噪聲同時(shí)加在輸入端，可等效到共模電平上，因此可以忽略噪聲對(duì)小信號(hào)的影響)，將調(diào)整后信號(hào)輸入到放大器中可以避免共模信號(hào)對(duì)運(yùn)放造成的各種影響。

圖2 寬共模運(yùn)放系統(tǒng)框圖

對(duì)圖2進(jìn)行推導(dǎo)可得到式(1)、式(2)，式中Vcm1為輸入共模電平，A為共模放大電路的雙端增益，Max和Min為對(duì)應(yīng)量的最大值和最小值。此二式成立是假設(shè)反饋共模電平范圍可以達(dá)到足夠大共模放大電路輸出擺幅范圍直接影響到最大共模反饋量，因此會(huì)影響到可以接受輸入的共模范圍，所以需要注意共模放大電路輸出級(jí)的設(shè)計(jì)。由式(1)式(2)可知，此增益影響共模反饋程度，增益越大反饋補(bǔ)償后信號(hào)共模電平越接近Vref(OP core的理想共模電平)。將OP core的輸入信號(hào)共模范圍變化限制在ΔVcm2Max之內(nèi)，可以減小對(duì)OP core的共模范圍設(shè)計(jì)要求。

圖3 整體電路圖

此寬共模運(yùn)放的整體電路圖如圖3所示，各模塊對(duì)應(yīng)虛框中電路，采用3.3 V電源。為了方便設(shè)計(jì)，可以對(duì)各模塊單獨(dú)進(jìn)行設(shè)計(jì)，保證各模塊穩(wěn)定和帶寬匹配。電路中各模塊引入的零極點(diǎn)均會(huì)影響整個(gè)電路的幅頻響應(yīng)，設(shè)計(jì)電路時(shí)，讓OP core引入主極點(diǎn)，與電路中次極點(diǎn)拉開(kāi)，避免次極點(diǎn)過(guò)多影響主極點(diǎn)。

根據(jù)運(yùn)放同端輸入相加異端輸入相減規(guī)律，加/減法器可通過(guò)一個(gè)運(yùn)放將求和與求差合為一體，加/減法器中的運(yùn)算放大器采用兩級(jí)運(yùn)放，有利于極點(diǎn)補(bǔ)償和寬的輸出擺幅范圍。由于加/減法器的負(fù)載電容為下級(jí)模塊中MOS管的柵極電容，電容很小，在此模塊仿真中發(fā)現(xiàn)不需要進(jìn)行密勒補(bǔ)償，擁有足夠?qū)挼膸捄驮鲆?。在整體電路中，我們可以發(fā)現(xiàn)，Vin和Vip通過(guò)兩對(duì)R1、R2構(gòu)成回路，為了減小此回路對(duì)輸入信號(hào)的影響，應(yīng)該使R1、R2得阻抗值很大，同時(shí)R1、R2高阻抗也有利于消弱共模放大電路模塊的輸出阻抗的影響，在此電路中R1、R2均取值100 kΩ。

共模放大電路包含取共模和放大兩個(gè)功能。M16n和M16p并聯(lián)得到Vin2和Vip2的共模信號(hào)，將此共模信號(hào)與Vref比較放大反饋到輸入端，與Vin、Vip相加減;通過(guò)M19和M20來(lái)構(gòu)成共模放大第2級(jí)，獲得大的寬的輸出擺幅范圍和增益。在此模塊中引入了密勒補(bǔ)償，增加此模塊的穩(wěn)定性，此極點(diǎn)應(yīng)設(shè)計(jì)較大，避免影響OP core的主極點(diǎn)。

運(yùn)放模塊的設(shè)計(jì)可采用一般設(shè)計(jì)方法，由于前面對(duì)共模信號(hào)已做過(guò)處理，此模塊對(duì)共模的性能的要求可以很低，有利于其他各方面性能的提高。采用兩級(jí)運(yùn)放結(jié)構(gòu)實(shí)現(xiàn)高增益和寬輸出擺幅，在高增益下為了避免相位裕度過(guò)小，利用密勒補(bǔ)償拉開(kāi)主極點(diǎn)和次極點(diǎn)。次極點(diǎn)包含各模塊引入的極點(diǎn)。

3 電路的仿真結(jié)果

采用TSMC 0.13 μm CMOS工藝庫(kù)搭建出圖3中具體電路，使用3.3 V的單電源，1 pF電容負(fù)載對(duì)輸入共模進(jìn)行掃描仿真，仿真結(jié)果如圖4所示由此圖知:輸入共模范圍可達(dá)到-1.5 V～4.6 V，其范圍大于0～3.3 V。

對(duì)OP Core與整體電路的頻率特性分別進(jìn)行仿真，仿真結(jié)果如圖5所示。

由圖知，此整體電路開(kāi)環(huán)直流增益為74 dB，單位增益帶寬為11.4 MHz，相位裕度為74°，與 OP core的頻率特性相近。與其他文獻(xiàn)性能相比較如表1。

圖4 掃描輸入共模仿真圖

圖5 OP core與整體電路各自頻率特性仿真結(jié)果

表1 本文設(shè)計(jì)和其他文獻(xiàn)設(shè)計(jì)性能對(duì)比

由表1可以看出:在單電源設(shè)計(jì)中，本文設(shè)計(jì)不但輸入共模最大值超過(guò)電源電壓Vdd，而且輸入共模電平低于參考地(0 V);在表中其他單電源設(shè)計(jì)中最低輸入共模電平為0 V。

表1中文獻(xiàn)［1］通過(guò)類(lèi)似蝴蝶結(jié)結(jié)構(gòu)的輸入級(jí)電路解決了共模電平超過(guò)電源后出現(xiàn)的輸入偏置電流過(guò)大和信號(hào)反相問(wèn)題，該輸入級(jí)電路還具有輸出擺幅大、差模輸入電壓范圍大、輸入阻抗大頻率特性好的特點(diǎn)。文獻(xiàn)［6］提出的共基極輸入級(jí)電路可在有效地控制輸入偏置電流的情況下實(shí)現(xiàn)與電源電壓無(wú)關(guān)的ICMR.該電路的ICMR上限僅與器件參數(shù)有關(guān)。文獻(xiàn)［7］設(shè)計(jì)了一種浮動(dòng)輸出的輸入信號(hào)適配器，將輸入信號(hào)的電壓調(diào)整到差分放大級(jí)正常工作的輸入共模電壓范圍內(nèi)，從而消除了電源電壓對(duì)共模輸電壓的限制。文獻(xiàn)［8］利用耐高壓的BiMOS工藝，采用共基極結(jié)構(gòu)，使用耐高壓MOS管作為電流源，其耐高壓的特性Vds可以很大(45 V)實(shí)現(xiàn)寬共模輸入，較之普通的共基放大器能承受更高的共模電壓，有更高、更穩(wěn)定的增益，并且減小了系統(tǒng)失調(diào)。文獻(xiàn)［9］設(shè)計(jì)一個(gè)共模輸入電壓估計(jì)電路和負(fù)反饋電路來(lái)控制輸入端基極電流來(lái)得到一個(gè)穩(wěn)定的輸入環(huán)路實(shí)現(xiàn)寬輸入共模。文獻(xiàn)［10-11］采用比較傳統(tǒng)的互補(bǔ)MOS作為輸入級(jí)實(shí)現(xiàn)軌對(duì)軌共模輸入范圍，其電路結(jié)構(gòu)比較簡(jiǎn)單，對(duì)輸入共模范圍要求相對(duì)不太高，滿(mǎn)足自身設(shè)計(jì)要求。

在上面幾種設(shè)計(jì)中除了軌對(duì)軌設(shè)計(jì)采用了CMOS工藝，其他要實(shí)現(xiàn)超出電源電壓范圍的輸入共模范圍均采用特殊工藝(BiMOS或BCD)并且沒(méi)能實(shí)現(xiàn)最低輸入電平低于電源低電位的性能。此外本設(shè)計(jì)雖增加設(shè)計(jì)的復(fù)雜度，但可以將OP core單獨(dú)設(shè)計(jì)而對(duì)自身輸入共模性能幾乎可以不加考慮，有利于提高運(yùn)放其他性能，增加設(shè)計(jì)的靈活性。本設(shè)計(jì)其他各方面性能幾乎都達(dá)到或超過(guò)表中文獻(xiàn)設(shè)計(jì)的性能。本文設(shè)計(jì)運(yùn)放電路性能可以滿(mǎn)足大多數(shù)應(yīng)用需要。

4 結(jié)束語(yǔ)

本文提出了一種超過(guò)電源電壓的超寬共模輸入范圍運(yùn)算放大器設(shè)計(jì)方法，通過(guò)提取輸入共模電平與參考共模電平比較放大，反饋到輸入信號(hào)，使輸入共模信號(hào)在OP core處趨近于參考共模電平，實(shí)現(xiàn)寬輸入共模范圍，并有利于OP core其他性能的提高。經(jīng)過(guò)仿真所設(shè)計(jì)超寬輸入范圍運(yùn)算放大器，結(jié)果表明:在Vdd=3.3 V時(shí)，輸入共模電平范圍可達(dá)到-1.5 V～4.6 V。此設(shè)計(jì)方法解決了一般運(yùn)放輸入共模范圍受限和電源電壓對(duì)輸入共模范圍限制的問(wèn)題。對(duì)電路中OP core的進(jìn)一步優(yōu)化可以得到整體性能更優(yōu)電路。

［1］陳衛(wèi)潔，鄒雪城，程帥，等.一種超寬共模輸入范圍高性能運(yùn)算放大器的設(shè)計(jì)［J］.微電子學(xué)與計(jì)算機(jī)，2007，24:79-81.

［2］Crain E A，Perrott M H.A 3.125 Gb/s Limit Amplifier in CMOS with 42 dB Gain and 1 μs Offset Compensation［J］.IEEE，Journa of Solid-State Circuits，2006.41:443-451.

［3］Razavi B.Design of Analog CMOS Integreted Circuits［M］.西安西安交通大學(xué)出版社，2003:101-103.

［4］Willy M C Sansen.Analog Design Essentials［M］.北京:清華大學(xué)出版社，2008:159-160.

［5］Li T W，Jiang J G，Ye B.An Offset Cancellation CMOS VGA for GPS Receiver［C］//Integrated Circuits，ISIC.2009:441-444.

［6］江力，吳曉波，嚴(yán)曉浪.寬輸入共模電壓范圍電流檢測(cè)放大器的研究與設(shè)計(jì)［J］.半導(dǎo)體學(xué)報(bào)，2007，28:1289-1294.

［7］楊寧，成立，王改，等.采用輸入信號(hào)適配技術(shù)的BiCMOS運(yùn)放［J］.半導(dǎo)體技術(shù)，2009，11:1122-1126.

［8］陸佳穎，吳曉波.用于HBWLED驅(qū)動(dòng)電路的寬共模電壓誤差放大器［J］.微電子學(xué)，2009，3:352-356.

［9］Yang Y，Wu X B.Design of High-Side Current Sense Amplifier with Ultra-Wide ICMR［C］//Circuits and Systems，MWSCAS.2009:5-8.

［10］Wan I，Wan F，Abdul H A.Analysis of CMOS Differential Input to Increase ICMR of Folded Cascode Operational Amplifier［C］//IEEE，ISIEA.2010:711-715.

［11］S Rahul，A Yves，G Yves，et al.A Laser-Trimmed Rail-to-Rail Precision CMOS Operational Amplifier［J］.IEEE，Transactions on Circuits and Systems，2011，58:75-79.

［12］朱瑩，李麗，楊盛光，等.一種高共模抑制比恒定跨導(dǎo)運(yùn)算放大器［J］.微電子學(xué)，2007，2:242-245.

［13］東振中，鄒雪城，朱全慶，等.一種恒定跨導(dǎo)輸入放大器［J］.微電子學(xué)與計(jì)算機(jī)，2002，5:37-38.

［14］路延，姚若河.一種低電壓恒定跨導(dǎo)Rail-to-Rail的CMOS運(yùn)放輸入級(jí)［J］.電子器件，2008，5:1479-1482.