鐘文斌??，周志剛，王麗云，李超

（中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所寬帶無線技術(shù)實驗室，上海200050）

E-band通信系統(tǒng)中高速并行FIR成形濾波器設(shè)計?

鐘文斌??，周志剛，王麗云，李超

（中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所寬帶無線技術(shù)實驗室，上海200050）

為實現(xiàn)E-band（E頻段）通信系統(tǒng)中的高速成形濾波，在已有快速FIR濾波算法（FFA）基礎(chǔ)上，通過快速短卷積迭代以及張量展開算法，設(shè)計了一種高速并行FIR成形濾波器，并進(jìn)行硬件復(fù)雜度分析與時延分析。浮點和定點數(shù)仿真驗證結(jié)果表明，所設(shè)計高速并行濾波器在硬件實現(xiàn)上可減少21%的乘法運算操作和13.4%的時延單元，6比特以上小數(shù)量化可達(dá)到系統(tǒng)成形濾波需求。

E-band通信系統(tǒng)；并行FIR結(jié)構(gòu)；成形濾波；短卷積迭代；定點仿真

1 引言

E-band通信系統(tǒng)工作在80 GHz頻段，傳輸速率可達(dá)Gb／s以上，是未來通信系統(tǒng)無線回傳的主要解決方案之一［1－2］。高速無線傳輸系統(tǒng)對發(fā)送信號的頻譜提出了較高的要求。對于采用數(shù)字中頻技術(shù)的多通道E-band系統(tǒng)，由于信號帶寬較寬，而數(shù)字中頻頻率相對較低，故需要高效的成形濾波對信號頻譜進(jìn)行修正。

考慮傳輸速率為10 Gb／s的E-band通信系統(tǒng)，采用16QAM調(diào)制以及雙通道數(shù)字中頻架構(gòu)時，需2.5 Gsample／s的信號處理速率。而目前主流的FPGA中DSP核的最高處理速度約為550 Msample／s，故串行濾波結(jié)構(gòu)無法滿足應(yīng)用需求。采用高速并行成形濾波器結(jié)構(gòu)可在較低的硬件復(fù)雜度情況下提高濾波器吞吐量。

文獻(xiàn)［3］中提出了以短卷積算法為基礎(chǔ)的并行濾波結(jié)構(gòu)，而文獻(xiàn)［4］則采用多相分解的方法引出了目前最常用的快速FIR濾波算法（FFA）。這兩個算法的缺點在于所需的延時單元隨并行程度而大大增加。文獻(xiàn)［5］中基于快速線性卷積算法實現(xiàn)了快速塊濾波算法，然而由于預(yù)加矩陣非常復(fù)雜，導(dǎo)致所需的加法器和乘法器數(shù)量大大增加，不利于硬件實現(xiàn)。同樣的問題也存在于通過Cook-Toom算法和Winograd算法［6］導(dǎo)出的快速卷積算法，在問題規(guī)模較大時無法適應(yīng)硬件實現(xiàn)的限制。文獻(xiàn)［6－9］基于張量分解的方法和流水線技術(shù)，給出了并行濾波器帶來的一系列性能分析，但缺乏對實際系統(tǒng)的濾波器性能分析。文獻(xiàn)［10－11］雖然對濾波器硬件實現(xiàn)做出較大簡化，然而對濾波器階數(shù)和系數(shù)的對稱性要求較高。本文將針對E-band通信系統(tǒng)，設(shè)計可通過迭代實現(xiàn)的高速并行成形濾波器，并從實現(xiàn)復(fù)雜度、濾波器特性、量化誤差分析等方面驗證濾波器性能及其實用性。本文第2節(jié)描述了E-band通信系統(tǒng)中的成形濾波器，在此基礎(chǔ)上在第3節(jié)設(shè)計了基于快速短卷積迭代算法的高速并行濾波器，在第4節(jié)詳細(xì)分析了其復(fù)雜度，并進(jìn)行仿真驗證。

2 E-band通信系統(tǒng)中成形濾波器

2.1 根升余弦滾降濾波器

E-band通信系統(tǒng)中應(yīng)用了根升余弦滾降濾波器（Root Raised-Cosine filter，RRC），用于收發(fā)兩端成形濾波。RRC的沖激響應(yīng)可表示為

該濾波器性能取決于兩個參數(shù)：滾降系數(shù)α和符號周期Ts，其中滾降系數(shù)為［0，1］的實數(shù)，符號周期為符號速率的倒數(shù)（Ts＝1／Rs）。RRC濾波器在±Ts處僅當(dāng)α＝0時為0，但就整個收發(fā)端傳輸系統(tǒng)傳輸函數(shù)而言，在±Ts處為0，符合奈奎斯特?zé)oISI（Inter-Symbol Interference）傳輸準(zhǔn)則。

本文所研究的E-band通信系統(tǒng)采用65階RRC濾波器，實際速率為3.75 Gsample／s，滾降系數(shù)為α＝0.4，重點考慮其高速并行實現(xiàn)結(jié)構(gòu)的設(shè)計。

2.2 短卷積迭代算法

FIR濾波器是通過卷積實現(xiàn)的。根據(jù)多相分解的原理，長卷積可以被分解為若干短卷積。如果利用快速卷積算法對這些短卷積進(jìn)行實現(xiàn)，再進(jìn)行迭代，即得到長卷積的快速實現(xiàn)算法［6］。本文采用的是文獻(xiàn)［7］中基于張量積的卷積展開方法。

N階FIR濾波器可以用多項式表示為

其中，H（z）為濾波器系數(shù)多項式，X（z）、Y（z）分別為輸入和輸出多項式。

將多項式進(jìn)行分解，可表示為式（3）所示矩陣形式，記為Y＝HX。串行的FIR濾波器可以由L路并行結(jié)構(gòu)實現(xiàn)。

其中，xi、yi為輸入輸出序列，hi為FIR濾波器系數(shù)。子濾波器的階數(shù)隨并行數(shù)增加而降低。

這種并行結(jié)構(gòu)能夠增加吞吐量并減小系統(tǒng)總延時，然而其硬件復(fù)雜度會隨著并行程度呈線性增長，在E-band高速通信系統(tǒng)中不適用。

短卷積可用快速卷積算法實現(xiàn)。快速卷積算法可統(tǒng)一表示為Sn＝QnHnPnXn，由此形成的濾波器可表示為Yn＝QnHnPnXn。其中，P稱為預(yù)加矩陣（Pre-addition Matrix），Q稱為后加矩陣（Post-addition Matrix），它們主要決定了算法中需要計算的加法和延時模塊數(shù)量。H是子濾波器矩陣，表示為Hn＝diag［Pn×［h0，h1，…，hn－1］T］，是對角陣，它主要決定了算法需要的乘法操作數(shù)。不同的快速卷積算法主要對上述矩陣進(jìn)行不同的優(yōu)化，以降低系統(tǒng)硬件實現(xiàn)復(fù)雜度。

2.3 降低復(fù)雜度的快速短卷積迭代算法

在以上快速卷積算法的基礎(chǔ)上，用張量展開［7］的方法對兩個短卷積進(jìn)行迭代，可得M×M（其中M＝mn）卷積的表達(dá)式：

其中，?為張量積（Tensor Product）符號。該結(jié)果可推廣到任意長度的L×L（L＝L1L2…Lr）卷積：

利用這種卷積算法實現(xiàn)FIR濾波器，各子濾波器的迭代實現(xiàn)過程可以共享加法和延時操作，從而獲得硬件實現(xiàn)上復(fù)雜度較低的結(jié)構(gòu)。

雖然傳統(tǒng)的FFA也能用張量積形式展開［4］，然而由于沒有規(guī)范化輸入矩陣A的存在，導(dǎo)致其P、Q矩陣中包含大量延時模塊，當(dāng)并行數(shù)較多時，系統(tǒng)吞吐量會隨之降低。另外，其系數(shù)往往不易進(jìn)行二進(jìn)制量化，故不利于硬件實現(xiàn)。而式（5）所述的迭代卷積算法，其P、Q矩陣中元素可以優(yōu)化為只含0和±1的矩陣，大大降低了實現(xiàn)復(fù)雜度。

3 基于快速短卷積算法高速并行濾波

任意并行FIR濾波器可以通過轉(zhuǎn)置變換轉(zhuǎn)化為其等效轉(zhuǎn)置形式［2］。通常情況下兩種濾波器結(jié)構(gòu)的硬件復(fù)雜度相當(dāng)，但會具有不同的有限字長效應(yīng)，這就影響了濾波器的精度。在實際應(yīng)用中，往往需要考慮FIR濾波器的轉(zhuǎn)置形式。文獻(xiàn)［4］中已證明轉(zhuǎn)置形式的濾波器結(jié)構(gòu)具有較好的有限字長效應(yīng)。

對上節(jié)中的Y＝HX進(jìn)行轉(zhuǎn)置變換，可得到濾波器的一種等效并行實現(xiàn)形式：YF＝HTXF。根據(jù)式（5）的快速卷積算法，可由線性卷積導(dǎo)出并行濾波算法：Y＝ALQLHPLX。再進(jìn)行轉(zhuǎn)置變換，可得等效形式的并行濾波算法：

其中：

對于本文設(shè)計的E-band系統(tǒng)中的65階RRC濾波器，可采用8路并行結(jié)構(gòu)實現(xiàn)?？紤]到對輸入信號進(jìn)行過采樣，實際濾波器采用32路并行實現(xiàn)，即L＝32。結(jié)構(gòu)實現(xiàn)框圖如圖1所示，共需采用243個三階子濾波器進(jìn)行并行濾波。

圖1 復(fù)雜度降低的迭代快速卷積濾波器Fig.1 Complexity reduced iterated parallel FIR filter

這種情況下對L＝32進(jìn)行分解和迭代，有3種可行方案，由于迭代順序的差別，不同方案將導(dǎo)致不同的系統(tǒng)復(fù)雜度。具體的硬件實現(xiàn)復(fù)雜度性能分析在下節(jié)中詳細(xì)闡述。根據(jù)分析結(jié)果，本文所述的濾波器的最優(yōu)分解方案為L＝4×2×4，即將濾波系統(tǒng)分解為3個子濾波過程進(jìn)行迭代實現(xiàn)。

4 硬件復(fù)雜度分析與性能仿真驗證

在可編程硬件實現(xiàn)中，乘法操作被稱為強操作，而加法和延時操作則被稱為弱操作，前者比后者需要更多的硬件資源和處理時間。對于高速的E-band通信系統(tǒng)的成形濾波器，應(yīng)盡量減少強操作數(shù)，并將弱操作數(shù)控制在可接受范圍內(nèi)。

4.1 硬件復(fù)雜度分析

4.1.1 乘法運算

上述并行濾波器所需要計算的乘法數(shù)量由式（6）中子濾波器對角陣HL決定，所需要的乘法操作數(shù)M可由下式計算：

其中，r為分解成的子濾波過程數(shù)，Mi為子濾波過程i所需的乘法數(shù)，N為原始濾波器的階數(shù)，Li為分解后子濾波過程的并行路數(shù)。

取N＝65、L＝32、L1＝4、L2＝2、L3＝4，則本文中的高速并行濾波器所需乘法數(shù)為390。而對于普通FFA算法，則濾波器被分解為5個2路并行子濾波模塊，所需的乘法數(shù)為493.6。在實際中，由于子濾波器的階數(shù)為整數(shù)，實際需要乘法數(shù)分別為576和729，故本文算法比普通FFA減少21%的乘法操作數(shù)。

4.1.2 加法運算

本文算法需要的加法數(shù)量取決于式（6）中的P、Q、A矩陣。矩陣A在實現(xiàn)上不需要加法運算，故只需考慮P、Q。算法所需要的加法數(shù)由下式給出［4］：

等式右邊第一、二項分別為P矩陣和Q矩陣所需的加法數(shù)，第三項為子濾波過程所需的加法數(shù)。式中，m、n為矩陣的行列數(shù)，符號A（PTmi×ni）表示要實現(xiàn)PTmi×ni矩陣所需的最少加法數(shù)，A（QTmi×ni）同理。

由于矩陣P、Q行列數(shù)不相同，故采用不同的迭代順序?qū)⑹故剑?）的取值發(fā)生變化。對于L＝L1×L2×L3的分解方案，根據(jù)文獻(xiàn)［5］中快速卷積算法對P、Q矩陣取值。當(dāng)：

（1）L1＝4、L2＝4、L3＝2時，所需加法操作A＝1432；

（2）L1＝4、L2＝2、L3＝4時，所需加法操作A＝1340；

（3）L1＝2、L2＝4、L3＝4時，所需加法操作A＝2132。

因此，方案2所需的加法器數(shù)量最少。值得注意的是，分解迭代的順序并不影響乘法器和延時單元的數(shù)量，而對加法數(shù)影響較大。

而當(dāng)采用普通的基于FFA算法的高速并行濾波時，所需加法數(shù)為

計算的所需加法數(shù)為1 330，與上述算法基本相當(dāng)。兩種算法在所需加法器方面無明顯差別。

4.1.3 延時單元

本文所采用高速并行濾波器中P、Q矩陣不含延時單元，3種分解方式在該性能上一致，所需的延時單元數(shù)量的表達(dá)式為

本文算法需要的延時單元數(shù)為415，而基于FFA的濾波算法則需要517個延時單元。在實際FPGA實現(xiàn)中，為了減小系統(tǒng)延時，往往需采用流水線技術(shù)［13］。在本文所述的算法中，可以在圖1的Q矩陣后插入額外的延時單元，實現(xiàn)流水線設(shè)計。該算法與FFA都需要額外的243個延時單元來實現(xiàn)，故前者節(jié)省了13.4%延時單元。

4.1.4 時延分析

濾波器時延由濾波器實現(xiàn)時的關(guān)鍵路徑［12］決定，且關(guān)鍵路徑中乘法器的數(shù)量起決定性因素。設(shè)TM為乘法器時延，TA為加法器時延，則直接實現(xiàn)的FIR濾波器關(guān)鍵路徑時延為TM＋64TA。而本文濾波器在加入流水線后，關(guān)鍵路徑為TM＋16TA，與FFA一致。由于乘法器時延為主導(dǎo)因素，故兩者的關(guān)鍵路徑時延相差不大。但本文濾波器采用32路并行結(jié)構(gòu)，實際總時延約為（TM＋16TA）／32，吞吐量比前者大大增加。

硬件復(fù)雜度匯總?cè)绫?所示。對于65階FIR成形濾波器的32路并行實現(xiàn)結(jié)構(gòu)，采用本文所述的迭代快速濾波算法，由于對延時模塊的位置做出調(diào)整，使得算法在幾乎不增加加法操作的前提下，減少21%的乘法操作和13.4%的延時單元。

表1 高速并行濾波算法與FFA算法性能比較Table 1 Performances of high speed parallel alg orithm and FFA

4.2 高速并行濾波器濾波性能仿真

以下通過計算機仿真驗證所設(shè)計的濾波器特性，調(diào)制方式為16QAM，其他仿真參數(shù)如表2所示。

表2 仿真參數(shù)Table 2 Simulation parameters

4.2.1 收發(fā)信號星座圖

經(jīng)過16QAM調(diào)制，發(fā)送信號的星座圖如圖2所示。

圖2 發(fā)送信號（16QAM）星座圖Fig.2 Transmitted constellation（16-QAM）

在信噪比為15 dB時，在經(jīng)過理想串行成形濾波器后，星座圖如圖3所示，其誤差向量幅度（EVM）為－18 dB（12.58%）。

在經(jīng)過本文設(shè)計的濾波器成形后，接收信號星座圖如圖4所示。結(jié)果信號EVM仍為－18 dB（12.58%）。兩種實現(xiàn)方式的濾波性能一致，但并行結(jié)構(gòu)有更高的吞吐量且可節(jié)省硬件資源。

圖4 并行濾波應(yīng)用后接收信號星座圖Fig.4 Received constellation with parallel shaping filter

4.2.2 定點與浮點仿真性能對比

采用正則有符號數(shù)對系統(tǒng)各參數(shù)進(jìn)行量化［13］。

若采用6 b小數(shù)位量化，并用高速并行濾波結(jié)構(gòu)實現(xiàn)，則可得圖5的接收信號星座圖。定點仿真星座圖比浮點情況下離散度較高，說明定點運算引入了額外的系統(tǒng)噪聲。定量計算可知其EVM值為－17 dB（14.12%），與浮點情況相比，有約1 dB的EVM損失。

圖5 定點并行濾波成形后信號星座圖Fig.5 Received constellation with fixed-point simulation

比特量化位數(shù)決定了硬件復(fù)雜度，同時也決定了接收信號EVM指標(biāo)，這兩方面性能是一對矛盾。將不同量化位數(shù)對應(yīng)的接收信號EVM匯總?cè)鐖D6所示，當(dāng)信道信噪比為15 dB時，小數(shù)位數(shù)大于6 b時，EVM損失小于1 dB，誤符號率幾乎不受影響。當(dāng)信道信噪比為20 dB時，只需采用5 b以上量化，即可達(dá)到系統(tǒng)誤符號率要求。實際系統(tǒng)中無線信道傳輸特性較復(fù)雜，因此在保證性能的情況下，在硬件實現(xiàn)時，小數(shù)位應(yīng)采用6 b以上量化。

圖6 不同小數(shù)量化位數(shù)接收信號對應(yīng)的EVMFig.6 EVMs of received constellation in different quantization length

定點實現(xiàn)的并行濾波器幅頻響應(yīng)如圖7所示。濾波器的截止頻率為0.35，阻帶衰減為32 dB，與理想串行濾波器基本保持一致。當(dāng)采用低于5 b小數(shù)位數(shù)量化時，截止頻率偏移至0.38，阻帶衰減僅為23 dB，帶外噪聲大大增加。

圖7 定點實現(xiàn)的濾波器幅頻特性Fig.7 Magnitude of fixed-point shaping filters

5 結(jié)論

本文基于快速短卷積迭代算法，設(shè)計了一種適用于特定E-band通信系統(tǒng)的高速并行成形濾波器結(jié)構(gòu)，并進(jìn)行了性能分析與驗證。該結(jié)構(gòu)在濾波特性上與串行結(jié)構(gòu)一致，與傳統(tǒng)的FFA并行結(jié)構(gòu)相比，硬件實現(xiàn)時能夠節(jié)省21%的乘法操作和13.4%的延時單元，并減小了系統(tǒng)關(guān)鍵路徑的時延，增加了系統(tǒng)的吞吐量。定點仿真和浮點仿真的結(jié)果基本保持一致，6 b小數(shù)位量化帶來的EVM損失小于1 dB。所設(shè)計的濾波器結(jié)構(gòu)對E-band等高速通信系統(tǒng)具有較強的適用性。進(jìn)一步工作可針對特定高速系統(tǒng)參數(shù)對該濾波結(jié)構(gòu)進(jìn)行硬件實現(xiàn)。

［1］Claudio C，Massimo C.Next-Generation Access Network：A Wireless Network Using E-Band Radio Frequency（71－86GHz）to Provide Wideband Connectivity［J］.Bell Labs Technical Journal，2011，16（1）：187－206.

［2］Huang X，Guojay Y，Zhang A，et al.A Multi-Gigabit Microwave Backhaul［J］.IEEE Communications Magazine，2012，50（3）：122－129.

［3］Acha J I.Computational structures for fast implementation of L-path and L-block digital filters［J］.IEEE Transactions on Circuits System，1989，36（6）：805－812.

［4］Parhi K K.VLSI Digital Signal Processing Systems：Design and Implementation［M］.New York：Wiley，1999.

［5］Lin I S，Mitra S K.Overlapped block digital filtering［J］.IEEE Transactions on Circuits System II，1996，43（8）：586－589.

［6］Cheng C，Parhi K K.Hardware Efficient Fast Parallel FIR Filter Structures Based on Iterated Short Convolution［J］. IEEE Transactions on Circuits System，2004，51（8）：1492－1500.

［7］Cheng C，Parhi K K.Low-Cost Parallel FIR Filter Structures with 2-Stage Parallelism［J］.IEEE Transactions on Circuits System，2007，54（2）：280－290.

［8］Yu-Chi T，Ken C.Area-Efficient VLSI Implementation for Parallel Linear-Phase FIR Digital Filters of Odd Length Based on Fast FIR Algorithm［J］.Transactions on Circuits System，2012，59（6）：371－375.

［9］Richard C.Parallel FIR Filters Based on Modulo Arithmetic［C］／／Proceedings of 2006 IET Irish Signals and Systems Conference.Dublin：IEEE，2006：167－172.

［10］Yu-Chi T，Ken C.Hardware-efficient VLSI Implementation for 3-parallel Linear-phase FIR Digital Filter of Odd Length［C］／／Proceedings of 2012 International Symposium on Circuits and Systems.Seoul：IEEE，2012：998－1001.

［11］Yu-Chi T，Ken C.Area-Efficient VLSI Implementation for Parallel Linear-Phase FIR Digital Filters of Odd Length Based on Fast FIR Algorithm［J］.IEEE Transactions on Circuits System，2012，59（6）：371－375.

［12］Roger W，John M，Ying Y.FPGA-based Implementation of Signal Processing Systems［M］.UK：Wiley，2008.

［13］張維良，張彧，楊再初，等.高速并行FIR濾波器的FPGA實現(xiàn)［J］.系統(tǒng)工程與電子技術(shù)，2009，31（8）：1819－1822. ZHANG Wei-liang，ZHANG Yi，YANG Zai-chu，et al.FPGA implementation of high speed parallel FIR filters［J］. System Engineering＆Electronic，2009，31（8）：1819－1822.（in Chinese）

ZHONG Wen-bin was born in Longyan，F(xiàn)ujian Province，in 1988.He received the B.S.degree from Shanghai Jiaotong University in 2011.He is now a graduate student.His research concerns broadband wireless technology and key technology for E-band communication systems.

Email：wenbin.zhong＠m(xù)ail.sim.ac.cn

周志剛（1974—），男，湖南長沙人，2005年于東南大學(xué)獲博士學(xué)位，現(xiàn)為中科院微系統(tǒng)所副研究員、碩士生導(dǎo)師，主要從事未來無線通信系統(tǒng)物理層傳輸和媒體接入關(guān)鍵技術(shù)研究；

ZHOU Zhi-gang was born in Changsha，Hunan Province，in 1974.He received the Ph.D.degree from Southeast University in 2005.He is now an associate professor and also the instructor of graduate students.His research concerns PHY transmission and MAC technology for future wireless communication.

王麗云（1984—），女，山東人，2012年于復(fù)旦大學(xué)獲博士學(xué)位，現(xiàn)為中科院微系統(tǒng)所助理研究員，主要從事寬帶無線通信基帶算法研究和工程實現(xiàn)；

WANG Li-yun was born in Shangdong Province，in 1984.She received the Ph.D.degree from Fudan University in 2012.She is now a research assistant.Her research concerns algorithm research and realization of broadband wireless communication.

李超（1989—），男，浙江衢州人，中科院微系統(tǒng)所碩士研究生，主要研究方向為E-band通信系統(tǒng)編解碼技術(shù)。

LI Chao was born in Quzhou，Zhejiang Province，in 1989.He is now a graduate student.His research concerns coding／decoding technology for E-band systems.

Fast Parallel FIR Shaping Filter Design for E-band Systems

ZHONG Wen-bin，ZHOU Zhi-gang，WANG Li-yun，LI Chao
（Broad band Wireless Technology Lab，Shanghai Institute of Microsystem and Information Technology，Chinese Academy of Sciences，Shanghai 200050，China）

The E-band communication system implies high speed pulse shaping filter.On the basis of fast FIR（Finite Impulse Response）algorithm（FFA）and fast iterated short convolution algorithm，a parallel FIR shaping filter is designed.The hardware-complexity and time-delay performances are analyzed，and the filtering properties are verified according to both floating point and fixed-point simulation.The parallel FIR filter can decrease 21% of the multiplications and 13.4%of the delays，and fulfills the E-band system demands with 6-bit quantization. Key words：E-band communication system；parallel FIR filter；pulse shaping filter；iterated short convolution；fixed-point simulation

?想成形濾波后星座圖 Fig.3

constellation with ideal shaping filter

The National Science and Technology Major Project（2010ZX03003－004，2011ZX03004－003）；Chinese Academy of Sciences Strategic Pilot Projects（XDA06010304）；Chinese Academy of Sciences Key Deployment Project（KGGZD－EW－103－5（4））

TN713；TN911.72

A

1001－893X（2013）09－1223－06

鐘文斌（1988—），男，福建龍巖人，2011年于上海交通大學(xué)獲工學(xué)學(xué)士學(xué)位，現(xiàn)為中科院微系統(tǒng)所碩士研究生，主要研究方向為寬帶無線通信技術(shù)、E-band通信系統(tǒng)關(guān)鍵技術(shù)；

10.3969／j.issn.1001－893x.2013.09.020

2013－04－28；

2013－06－09Received date：2013－04－28；Revised date：2013－06－09

國家科技重大專項（2010ZX03003－004，2011ZX03004－003）；中科院戰(zhàn)略性先導(dǎo)專項（XDA06010304）；中科院重點部署項目（KGZD－EW－103－5（4））

??通訊作者：wenbin.zhong＠m(xù)ail.sim.ac.cnCorresponding author：wenbin.zhong＠m(xù)ail.sim.ac.cn