黃武

（中國電子科技集團公司第41研究所 安 徽 蚌 埠 2 33010）

3GPP組織在LTE系統(tǒng)中定義了3類跳頻方式:調(diào)度決定頻域位置的跳頻、分段的偽隨機化跳頻和鏡像跳頻。在LTE寬帶系統(tǒng)中，跳頻技術(shù)在上行的數(shù)據(jù)傳輸中被采用。LTE系統(tǒng)支持兩種跳頻方式，一個是子幀間跳頻，一個是子幀內(nèi)跳頻。兩種方式的區(qū)別在于跳頻的時間間隔。

在LTE-Advanced中，由于引入了增強MIMO和載波聚合等先進技術(shù)，對接收機的帶寬要求達到100 MHz的量級，隨著帶寬的增加，勢必影響接收機的諸多性能，特別是干擾、雜散等指標將進一步惡化，從而影響數(shù)字調(diào)制測量參數(shù)如EVM等指標的降低，這也大大損害了接收機的整機性能。所以，在大帶寬測量時，往往采取在不改變分析帶寬的前提下，通過本振的多次跳變來進行大測量帶寬的擬合，保證了大帶寬下的接收機的測量指標。

跳頻速度的高低直接反映跳頻系統(tǒng)的性能，跳頻越高抗干擾的性能越好，軍用的跳頻系統(tǒng)可以達到每秒上萬跳。實際上第二代移動通信GSM系統(tǒng)也是跳頻系統(tǒng)，其規(guī)定的跳頻為每秒217跳。出于成本的考慮，商用跳頻系統(tǒng)跳速都較慢，一般在50跳/秒以下。由于慢跳頻系統(tǒng)實現(xiàn)簡單，因此低速無線局域網(wǎng)產(chǎn)品常常采用這種技術(shù)。

1 LTE的幀結(jié)構(gòu)

LTE的幀結(jié)構(gòu)（TDD）如圖l所示。一個10 ms的無線幀由兩個半楨構(gòu)成，每個半幀5 ms，每個半幀由上行子幀、下行子幀和特殊子幀構(gòu)成。每個子幀長度為1 ms，由兩個長度為0.5ms的時隙構(gòu)成，特殊子幀包含3個部分：DwPTS(下行導(dǎo)頻時隙)、GP(保護間隔)、UpPTS(上行導(dǎo)頻時隙)，其中 GP 是用作上下行子幀轉(zhuǎn)換的保護間隔。DwPTS可以發(fā)送下行數(shù)據(jù)，而GP和UpPTS則不能發(fā)送數(shù)據(jù)。

圖1 TD-LTE幀格式結(jié)構(gòu)Fig.1 Configuration of frame for TD-LTE

LTE上行鏈路通常采用跳頻傳輸方式，即用戶在一個子幀的2個時隙中占用不同的頻帶，并可為LTE上行鏈路提供額外的頻率分集和干擾分集，但是，跳頻傳輸方式也會導(dǎo)致相差法失效。因此，LTE上行鏈路中的跳頻應(yīng)用也受到一定的限制，要求跳頻速度在20 μs以內(nèi)，才能有效地確保鏈路最大頻偏在其估計范圍以內(nèi)。

近年來，隨著大規(guī)模集成電路的發(fā)展和各種新技術(shù)的應(yīng)用，出現(xiàn)了很多頻率合成方案，相應(yīng)的帶來了跳頻技術(shù)的快速發(fā)展，目前歸納起來，實現(xiàn)跳頻頻率合成的基本方法有三種：直接頻率合成法、鎖相頻率合成法和直接數(shù)字合成法。其中直接頻率合成法所用模擬器件多，實現(xiàn)過程中用到大量的開關(guān)、混頻器和濾波器,帶來了體積、功耗、屏蔽措施、制作工藝等相關(guān)要求，所以大規(guī)模集成較為困難，特別是體積和重量的限制，在90年代有被淘汰的趨勢，現(xiàn)今隨著工藝的進步又出現(xiàn)生機；直接數(shù)字合成法（DDS）的特點是可獲得極高的頻率分辨率，頻率切換時間極短，便于集成；缺點是合成頻段較低，輸出帶寬也受到限制，且輸出雜散難以解決[1]。目前代表產(chǎn)品有AD公司的AD9858、AD9910等產(chǎn)品，其輸入最高時鐘頻率達到2GHz，輸出最高合成頻率在450 MHz左右。綜上所述，目前研究最深、應(yīng)用最廣的跳頻頻率合成方式仍是鎖相頻率合成法[2]。

2 環(huán)路參數(shù)的影響

鎖相跳頻頻率合成關(guān)注的技術(shù)指標有：輸出頻率范圍、輸出頻率分辨率、頻率雜散、相位噪聲與跳頻速度等。針對這些參數(shù)分別采用不同技術(shù)來達到設(shè)計要求，在環(huán)路中采用可編程分頻器，提高輸出頻率；采用小數(shù)分頻技術(shù)解決分辨率問題；改變環(huán)路帶寬，利用環(huán)路的窄帶濾波特性，來抑制相位噪聲和雜散，提高信號的頻譜純度[3]。本文主要討論通過改變環(huán)路的特性參數(shù)，加快環(huán)路的鎖定時間，從而提高頻率切換時間，滿足TD-LTE綜合測試儀的跳頻要求。

鎖相環(huán)環(huán)路相位模型如圖2所示，根據(jù)鎖相環(huán)理論，可推得二階環(huán)的開環(huán)傳遞函數(shù)為[1]：

圖2 鎖相環(huán)環(huán)路相位模型Fig.2 Model of phase for pll

其中 φi為參考輸入相位，φo為輸出相位，φe為鑒相輸出相位差，φb為反饋相位，Kd為鑒相器增益，F(xiàn)(s)為環(huán)路濾波器傳遞函數(shù)，N為分頻器分頻比，Ko/S為VCO的線性模型。

其閉環(huán)傳遞函數(shù)為：

ωn和ξ是環(huán)路的兩個重要參數(shù)，與鎖相環(huán)的鎖定時間相關(guān)，由閉環(huán)傳遞函數(shù)公式通過拉普拉斯變換的終值定理可以推出環(huán)路鎖定時間的表達式。

設(shè)頻率從發(fā)f1跳到f2，通過拉普拉斯反變換得到頻率階躍響應(yīng)為：

從上式可以看出，環(huán)路鎖定時間與頻率跳變范圍、阻尼系數(shù)和環(huán)路固有頻率相關(guān)，與頻率跳變范圍成正比，與成反比關(guān)系。

可見，在可調(diào)的參數(shù)范圍內(nèi)，鎖相環(huán)頻率合成器的跳頻速度主要由其帶寬決定，如何增加環(huán)路帶寬而又不降低其他指標，成為提高其跳頻速度的主要方法。與其對應(yīng)，變帶寬技術(shù)在頻率合成和鎖相技術(shù)中被大量的探討。如果一味地增加環(huán)路帶寬，將勢必損害輸入信號頻譜純度，變帶寬雖然可以通過改變環(huán)路中任何一部分來實現(xiàn)，但主要是由鑒相器和環(huán)路濾波器來完成。改進鑒相特性，增加鑒頻功能，可擴展環(huán)路的捕捉帶寬，有利于縮短頻率捕獲時間。當(dāng)環(huán)路未鎖時，增加環(huán)路帶寬，使頻率切換時間減小，同時縮小鑒相時的頻差，縮小環(huán)路的捕獲時間，加快了跳頻時間。一般當(dāng)環(huán)路鎖定后，恢復(fù)或減小環(huán)路帶寬以抑制相位噪聲和雜散[4-5]。

3 實現(xiàn)方案

本方案在基本鎖相環(huán)的基礎(chǔ)上增加跳頻預(yù)置電路，如圖3所示。當(dāng)LTE綜測儀工作在非跳頻狀態(tài)下，本振工作在鎖相狀態(tài)，保證寄生、雜散等指標；當(dāng)LTE綜測儀工作在跳頻狀態(tài)時，本振切換增加跳頻預(yù)置電路，來改善環(huán)路參數(shù)提高跳頻速度。

圖3 鎖相環(huán)跳頻預(yù)置原理圖Fig.3 Pll frequency hopping preset schematics

根據(jù)鎖相環(huán)理論，鎖相環(huán)頻率合成器的頻率切換過程，分為頻率捕獲與相位跟蹤兩階段。頻率捕獲時間與初始頻差有關(guān)。相位跟蹤時間由環(huán)路參數(shù)決定，實際運算可知，頻率捕獲時間遠大于相位跟蹤時間[6]，增加預(yù)調(diào)DAC，就是通過減小初始頻差來縮短占據(jù)頻率切換過程主要時長的頻率捕獲時間，相當(dāng)于微波電路中YTO的預(yù)置一樣，拉近了初始頻差。當(dāng)LTE綜測儀工作在跳頻狀態(tài)時，在開始跳頻前，LTE綜測儀增加了一個跳頻學(xué)習(xí)過程，即在每一個跳頻頻率點，由跳頻碼尋址，獲得其在環(huán)路鎖定狀態(tài)下相對應(yīng)的預(yù)調(diào)電壓值，經(jīng)CPU存入跳頻RAM中，在跳頻過程中，強迫VCO在新的頻率附近振蕩，這樣就達到了減小頻差，提高跳頻速度的要求[7]。

4 實驗結(jié)果

本方案應(yīng)用于某TD-LTE綜合測試儀中的跳頻合成器中可達到如下指標：在合成器的單頻段頻率跳變時間的典型值為16 μs；而整個合成器的頻率切換時間還受到調(diào)制帶寬的限制，跳頻的快慢與載波頻率高低有關(guān)?？珙l段頻率跳變時間的典型值為100 μs。圖4為本裝置在設(shè)置4個跳頻點進行頻率跳變時，用實時頻譜儀實測的跳頻速度值，3個時間間隔測量值為46 μs，即每兩點之間的跳頻時間約為16 μs。滿足LTE綜測儀對跳頻速度的設(shè)計要求。

圖4 跳頻速度測量Fig.4 Hopping speed measurement

5 結(jié)論

本文提出了一種改善鎖相環(huán)路參數(shù)，提高頻率切換速度的方法，該方法是通過增加跳頻前的預(yù)置，動態(tài)調(diào)整VCO的預(yù)置電壓，從而得到改善環(huán)路的鎖定的牽引條件、縮短環(huán)路頻率捕獲的鎖定時間，提高頻率合成器跳頻速度指標。通過實驗表明，該方案實現(xiàn)的LTE綜測儀頻率切換速度達到了16 μs的量級，與國外先進的跳頻儀表相當(dāng)，完全可以滿足TD-LTE綜合測試儀對跳頻速度的要求。

[1]黃智偉．鎖相環(huán)與頻率合成器電路設(shè)計[M].西安：西安電子科技大學(xué)出版社，2008.

[2]藍天，張金林．直接數(shù)字頻率合成器DDS的優(yōu)化設(shè)計[J]．電子技術(shù)應(yīng)用，2008(1)：23-25.LAN Tian，ZHUANG Jin-lin.Optimal design of direct digital frequency synthesizer of DDS[J].Application of Electronic Technique，2008(1):23-25.

[3]張克舟，陸洪濤．基于AD9910的寬帶捷變頻頻率合成器設(shè)計[J].國外電子測量技術(shù)，2011，30(8)：73-76．ZHANG Ke-zhou，LU Hong-tao.AD9914-based wideband agile frequency shnthesizer design [J],Foreign Electronic Measurement Technology，2011，30(8)：73-76．

[4]周研，劉祖深．基于雙DDS跳變的捷變頻率發(fā)生器的設(shè)計[J]．電子測量與儀器學(xué)報，2010，24(6)：90-94．ZHOU Yan，LIU zu-shen.Design for DDS-based dual-hopping frequency generator[J]．Journal of Electronic Measurement and Instrument，2010，24(6)：90-94．

[5]梁強，楊永躍．捷變微波頻率合成器的設(shè)計[J]．國外電子測量技術(shù)，2006:39-42．LIANG Qiang，YANG Yong-yue.Agile microwave frequency synthesizer design[J]．Foreign Electronic Measurement Technology，2006:39-42．

[6]向浩,姚遠．跳頻電臺綜合測試技術(shù)[J].國外電子測量技術(shù)，2010，29(10)：39-43．XIANG hao，YAO yuan.Hopping radio technology integrated test[J].Foreign Electronic Measurement Technology，2010，29(10)：39-43．

[7]張波,邵定蓉．跳頻快速捕獲技術(shù)[J].電子測量技術(shù),2005，3(2)：65-73.ZHANG Bo，SHAO Ding-rong.Hopping quick capture technology[J].Electronic Measurement Technology,2005，3(2)：65-73.