劉娟花+厲謹(jǐn)

摘 要： 介紹了一種基于FPGA的數(shù)字日歷設(shè)計(jì)方案，采用VHDL語言編程設(shè)計(jì)了一個(gè)具有年、月、日、星期、時(shí)、分、秒計(jì)時(shí)顯示功能，時(shí)間調(diào)整功能和整點(diǎn)報(bào)時(shí)功能的數(shù)字日歷。采用VHDL和原理圖相結(jié)合的設(shè)計(jì)輸入方式，在Quartus Ⅱ開發(fā)環(huán)境下完成設(shè)計(jì)、編譯和仿真，并下載到FPGA芯片EP1C3T144?3上進(jìn)行結(jié)果驗(yàn)證。結(jié)果表明：該設(shè)計(jì)方案切實(shí)可行，對(duì)FPGA的應(yīng)用和數(shù)字日歷的設(shè)計(jì)具有一定參考價(jià)值。

關(guān)鍵詞： 數(shù)字日歷； VHDL； FPGA； Quartus Ⅱ

中圖分類號(hào)： TN710?34； TP391 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）03?0137?04

Design of digital calendar based on FPGA

LIU Juan?hua， LI Jin

（Faculty of Electronic Information， Xian Polytechnic University， Xian 710048， China）

Abstract： A design scheme of digital calendar based on FPGA is introduced. VHDL programming language is used to design the digital calendar， which has functions of displaying the year， month， day， week， hour， minute， second， time adjustment and the Hourly chime. The input method of the scheme is in combination VHDL and block diagram. The design， compiling and simulation are completed under Quartus Ⅱ development environment. The designed file is accomplished and downloaded into FPGA chip EP1C3T144?3 to verify the results. The experiment results verify that the design scheme is workable， and can provide references for the application of FPGA and the design of digital calendar.

Keywords： digital calendar； VHDL； FPGA； Quartus Ⅱ

0 引 言

電子技術(shù)的發(fā)展日新月異，其應(yīng)用無處不在，它正在不斷地改變著我們的生活，改變著我們的世界。在這信息化快速發(fā)展的年代，時(shí)間對(duì)人們來說是越來越寶貴，快節(jié)奏的生活往往致使人們忘記了時(shí)間，一旦遇到重要的事情而忘記了時(shí)間，這將會(huì)帶來很大的損失。因此需要一個(gè)定時(shí)系統(tǒng)來提醒這些忙碌的人，數(shù)字日歷的出現(xiàn)能夠解決掉這個(gè)問題。雖然目前市場(chǎng)上有各式各樣的數(shù)字日歷，但多數(shù)只是針對(duì)時(shí)間顯示，功能比較單一，實(shí)現(xiàn)方法上多基于單片機(jī)方案來實(shí)現(xiàn)，不能很好地滿足人們?nèi)粘Ｉ钚枨?。隨著FPGA技術(shù)的發(fā)展，基于FPGA設(shè)計(jì)數(shù)字日歷可以實(shí)現(xiàn)以軟件方式設(shè)計(jì)硬件的目的，無需購(gòu)買專用數(shù)字芯片，從而克服了傳統(tǒng)利用多片數(shù)字集成電路設(shè)計(jì)數(shù)字日歷存在焊接麻煩、調(diào)試繁瑣、成本較高等問題。而且，基于FPGA的數(shù)字日歷與傳統(tǒng)系統(tǒng)相比，在設(shè)計(jì)靈活、開發(fā)速度、降低成本、計(jì)時(shí)精度、功能實(shí)現(xiàn)上都得到大幅度提升，能夠更好地滿足人們?nèi)粘Ｉ畹男枰?/p>

本文介紹如何利用VHDL硬件描述語言設(shè)計(jì)一個(gè)具有年、月、日、星期、時(shí)、分、秒計(jì)時(shí)顯示功能，時(shí)間調(diào)整功能和整點(diǎn)報(bào)時(shí)功能的數(shù)字日歷。在Quartus Ⅱ開發(fā)環(huán)境下，采用自頂向下的設(shè)計(jì)方法，建立各個(gè)基本模塊，再構(gòu)建成一個(gè)完整的基于FPGA設(shè)計(jì)的數(shù)字日歷的頂層模塊，然后對(duì)其進(jìn)行編譯、仿真、引腳鎖定，最終下載到可編程邏輯器件上進(jìn)行結(jié)果驗(yàn)證。

1 數(shù)字日歷整體設(shè)計(jì)方案

基于FPGA的數(shù)字日歷設(shè)計(jì)分為硬件設(shè)計(jì)和軟件設(shè)計(jì)兩大部分。其原理框圖如圖1所示。

整個(gè)數(shù)字日歷由六個(gè)部分組成：顯示控制部分，時(shí)分秒部分，年月日部分，定時(shí)與整點(diǎn)報(bào)時(shí)部分，星期部分，調(diào)整控制部分。秒、分、時(shí)分別由兩個(gè)60進(jìn)制的計(jì)數(shù)器和一個(gè)24進(jìn)制的計(jì)數(shù)器組成。當(dāng)個(gè)計(jì)數(shù)器達(dá)到進(jìn)位的條件時(shí)向下一計(jì)數(shù)器進(jìn)位。同樣日、月、年也是由不同的計(jì)數(shù)器組成，當(dāng)達(dá)到所需進(jìn)位的條件時(shí)向下一計(jì)數(shù)器進(jìn)位，各計(jì)數(shù)器在進(jìn)位的同時(shí)分別把各自的結(jié)果輸出給顯示部分進(jìn)行實(shí)時(shí)顯示。

圖1 數(shù)字日歷原理框圖

2 數(shù)字日歷的工作原理

首先由外部振蕩器產(chǎn)生穩(wěn)定的高頻脈沖信號(hào)，作為數(shù)字日歷的時(shí)間基準(zhǔn)，然后經(jīng)過分頻器輸出標(biāo)準(zhǔn)秒脈沖，輸入到FPGA的CLOCK端，實(shí)現(xiàn)計(jì)數(shù)。當(dāng)秒計(jì)數(shù)器滿60后向分計(jì)數(shù)器進(jìn)位，分計(jì)數(shù)器滿60后向小時(shí)計(jì)數(shù)器進(jìn)位，小時(shí)計(jì)數(shù)器按照“24進(jìn)1”規(guī)律計(jì)數(shù)。計(jì)滿后各計(jì)數(shù)器清零，重新計(jì)數(shù)。日部分由于日有28天、29天、30天、31天4種情況，故日由年和月共同判斷其天數(shù)，日計(jì)滿后向月進(jìn)位，月滿后向年進(jìn)位。計(jì)數(shù)器的輸出分別經(jīng)譯碼器送數(shù)碼管顯示。計(jì)時(shí)出現(xiàn)誤差時(shí)，可以用校時(shí)電路校時(shí)、校分、校秒和校年、校月、校日。

設(shè)計(jì)中用到了6個(gè)按鍵K1，K2，K3，K4，ZHENG，NAO。其中K1用于切換顯示，剛開始時(shí)顯示日期，按兩次K1顯示星期+時(shí)間，再按兩次K1顯示定時(shí)時(shí)間，再按兩次重新顯示日期，以此循環(huán)。K2、K3和K4配合進(jìn)行調(diào)節(jié)：開始正常顯示不進(jìn)行調(diào)節(jié)；當(dāng)按兩下K2鍵切換到對(duì)分鐘進(jìn)行調(diào)節(jié)，此時(shí)每按兩下K3鍵分鐘加1；再按兩下K2鍵切換到對(duì)小時(shí)進(jìn)行調(diào)節(jié)，此時(shí)每按兩下K3鍵小時(shí)加1；依照分鐘→小時(shí)→星期→天→月→年→定時(shí)→正常→分鐘的次序循環(huán)調(diào)節(jié)，每按兩下K2鍵切換到調(diào)節(jié)相應(yīng)顯示，此時(shí)每按下K3鍵兩次，對(duì)應(yīng)顯示加1；當(dāng)切換到定時(shí)調(diào)節(jié)時(shí)，每按兩下K3鍵，定時(shí)的分鐘加1，此時(shí)按兩下K4鍵，切換到定時(shí)小時(shí)調(diào)節(jié)，每按兩下K3鍵，定時(shí)的小時(shí)加1。按鍵ZHENG和NAO為整點(diǎn)報(bào)時(shí)和定時(shí)鬧鐘的使能端（低電平有效）。

3 軟件設(shè)計(jì)

軟件設(shè)計(jì)分為秒分時(shí)、年月日、按鍵調(diào)整、控制顯示、鬧鐘等幾大模塊。設(shè)計(jì)好各子模塊，然后在原理圖編輯窗口創(chuàng)建頂層原理圖文件shuzirili.bdf，將各子模塊按照邏輯關(guān)系連接起來得到數(shù)字日歷電路核心部分的原理圖。下面對(duì)各子模塊設(shè)計(jì)及仿真進(jìn)行介紹。

3.1 時(shí)分秒模塊

分和秒都是60進(jìn)制的計(jì)數(shù)器，小時(shí)則是24進(jìn)制的計(jì)數(shù)器，先對(duì)各個(gè)子模塊進(jìn)行設(shè)計(jì)編譯，驗(yàn)證無誤后再將其組織到一起。外部時(shí)鐘信號(hào)通過秒模塊的clk輸入，產(chǎn)生的進(jìn)位信號(hào)輸送到分模塊的clk，分模塊產(chǎn)生的進(jìn)位信號(hào)輸送到小時(shí)模塊的clk，構(gòu)成時(shí)分秒模塊。其結(jié)構(gòu)圖如圖2所示。

圖2 時(shí)分秒原理圖

3.2 星期模塊

星期模塊為七進(jìn)制計(jì)數(shù)器。其計(jì)數(shù)時(shí)鐘信號(hào)來自于調(diào)時(shí)電路產(chǎn)生的星期進(jìn)位脈沖信號(hào)，計(jì)數(shù)至6 瞬間，計(jì)星期模塊返回0 重新開始計(jì)數(shù)。

3.3 年月日模塊

年月日模塊有daycounter模塊、days?control模塊、monthcounter模塊、yearcounter模塊組成，具有大小月判斷和閏年判斷功能，其結(jié)構(gòu)圖如圖3所示。

圖3 年月日連接框圖

下面以年月日模塊為例，連接好之后進(jìn)行編譯并仿真，閏/平年的2月仿真結(jié)果如圖4，圖5所示，年進(jìn)位如圖6所示。

圖4 仿真結(jié)果（2008年2月）

圖5 仿真結(jié)果（2005年2月）

圖6 仿真結(jié)果（2004年12月）

年月日模塊計(jì)數(shù)設(shè)定為2000年～2999年，從圖4中可以看出2008年2月，計(jì)數(shù)到29天；從圖5得到2005年2月計(jì)數(shù)到28天；從圖6看出2004年12月計(jì)數(shù)到31天，設(shè)計(jì)正確。

3.4 定時(shí)模塊

定時(shí)模塊通過按鍵K4來切換調(diào)節(jié)定時(shí)的分鐘和小時(shí)，調(diào)整功能由調(diào)時(shí)模塊的按鍵K3來完成，每按兩下K3對(duì)應(yīng)的顯示加1。

3.5 調(diào)時(shí)模塊

調(diào)時(shí)模塊設(shè)計(jì)思想是：通過把整個(gè)設(shè)計(jì)中的上一個(gè)模塊（比如：分的上一個(gè)模塊是秒；年的上一個(gè)模塊是月，等等）的進(jìn)位輸出接到本模塊的輸入in，out接到下一個(gè)模塊的時(shí)鐘輸入。正常狀態(tài)下sout=fin，fout=hin，hout=din，dout=min，mout=yin ，win=hout；當(dāng)每按下兩次K2鍵，產(chǎn)生一個(gè)上升沿分別對(duì) fin，hin，win，din，min，yin，dingshi調(diào)節(jié)，調(diào)節(jié)信號(hào)由K3給出。其中定義一個(gè)信號(hào)w，計(jì)數(shù)到7返0，對(duì)應(yīng)正常狀態(tài)，fin，hin，win，din，min，yin，dingshi 7個(gè)狀態(tài)。

當(dāng)K2每來一個(gè)上升沿時(shí)，分別對(duì)分，時(shí)，星期，天，月，年以及定時(shí)調(diào)整，調(diào)整信號(hào)由K3給出，經(jīng)仿真調(diào)時(shí)模塊結(jié)果與系統(tǒng)設(shè)計(jì)要求符合。

3.6 控制模塊

控制模塊通過K1按鍵進(jìn)行切換顯示調(diào)整，起初顯示年月日，按下2次K1顯示時(shí)間，再按下2次顯示定時(shí)時(shí)間。

若仿真參數(shù)設(shè)置數(shù)值為：2013年05月15日，星期三，15：28（33 s），定時(shí)為07：19。仿真后結(jié)果如圖7所示。

從圖7可以看出，通過K1按鍵控制顯示，開始顯示年月日：20130515，當(dāng)按下K1兩下，顯示星期+時(shí)間：03152833；再按兩下顯示定時(shí)時(shí)間：00000719。仿真結(jié)果與預(yù)期設(shè)計(jì)一致，設(shè)計(jì)正確。

圖7 仿真結(jié)果

3.7 鬧鐘模塊

鬧鐘模塊設(shè)計(jì)為當(dāng)定時(shí)時(shí)間到或者整點(diǎn)時(shí)鬧鈴響，分別有ZHENG，NAO兩個(gè)控制端子控制，低電平有效。經(jīng)驗(yàn)證，定時(shí)和整點(diǎn)報(bào)時(shí)仿真結(jié)果均符合設(shè)計(jì)要求。

3.8 頂層模塊

將各個(gè)子模塊設(shè)計(jì)好之后，并創(chuàng)建各自文件的圖元，以供原理圖設(shè)計(jì)文件中調(diào)用。然后在原理圖編輯窗口創(chuàng)建頂層原理圖文件shuzirili.bdf，即將各圖元的引線端子按照邏輯關(guān)系連接起來，得到如圖8所示的完整原理圖，也即頂層模塊。

對(duì)頂層文件分別進(jìn)行時(shí)間、日期、鬧鈴功能的波形仿真，得到的仿真結(jié)果和預(yù)想設(shè)計(jì)一致，表明設(shè)計(jì)正確。

4 硬件驗(yàn)證

在Quartus Ⅱ開發(fā)環(huán)境中完成上述軟件設(shè)計(jì)及仿真后，最后還需將程序下載到FPGA器件中進(jìn)行硬件測(cè)試，以進(jìn)一步驗(yàn)證所設(shè)計(jì)程序是否正確。硬件驗(yàn)證時(shí)，還需對(duì)頂層文件進(jìn)行管腳分配、并編譯，然后將編譯好的目標(biāo)文件通過下載電纜下載到FPGA開發(fā)板中進(jìn)行驗(yàn)證和調(diào)試[1?2]。

采用GW48?SPOC/EDA實(shí)驗(yàn)開發(fā)系統(tǒng)并設(shè)置在工作模式0來驗(yàn)證設(shè)計(jì)結(jié)果。下面僅給出部分驗(yàn)證結(jié)果。

剛完成下載，數(shù)碼管顯示20000000，按兩下K1切換到時(shí)間顯示，才剛剛開始計(jì)數(shù)，同時(shí)揚(yáng)聲器發(fā)出“滴答滴答”的頻率為1 Hz的響聲（為整點(diǎn)報(bào)時(shí)）60 s，然后通過按鍵8（K1）、鍵7（K2）、鍵6（K3）、鍵5（K4）對(duì)各個(gè)功能進(jìn)行驗(yàn)證。首先調(diào)整時(shí)間，按兩下K2鍵切換到分的調(diào)整，此時(shí)每按兩下K3鍵，分鐘加1，驗(yàn)證過程中看到加到59就變?yōu)?0；再按兩下K2鍵切換到小時(shí)的調(diào)整，此時(shí)每按兩下K3鍵，分鐘加1；用同樣的方法調(diào)整星期，天，月，年以及定時(shí)的分鐘和小時(shí)。

調(diào)整日期為2013年7月31號(hào)，當(dāng)再調(diào)整天時(shí)，就變?yōu)?013年7月1號(hào)，結(jié)果如圖9所示。其他月份實(shí)驗(yàn)結(jié)果也符合生活規(guī)律，與設(shè)計(jì)要求一致。

其他的測(cè)試結(jié)果，數(shù)碼管能夠正確顯示計(jì)時(shí)時(shí)間，定時(shí)驗(yàn)證及時(shí)間調(diào)節(jié)、整點(diǎn)報(bào)時(shí)均能夠正常工作，實(shí)驗(yàn)結(jié)果符合設(shè)計(jì)要求。

圖9 實(shí)際電路驗(yàn)證

5 結(jié) 語

本文基于FPGA 環(huán)境設(shè)計(jì)了一個(gè)具有年、月、日、星期、時(shí)、分、秒計(jì)時(shí)顯示功能，時(shí)間調(diào)整功能和整點(diǎn)報(bào)時(shí)功能的數(shù)字日歷系統(tǒng)，并將之下載到FPGA芯片EP1C3T144?3上進(jìn)行結(jié)果驗(yàn)證，實(shí)驗(yàn)驗(yàn)證表明：數(shù)碼管能夠正確顯示計(jì)時(shí)時(shí)間，能夠通過按鍵調(diào)整時(shí)間，能夠設(shè)定時(shí)間并調(diào)整，整點(diǎn)報(bào)時(shí)能夠正常工作，實(shí)驗(yàn)結(jié)果符合設(shè)計(jì)要求。由于設(shè)計(jì)中利用硬件描述語言和FPGA芯片相結(jié)合進(jìn)行數(shù)字日歷的研究，即利用EDA技術(shù)在一定程度上實(shí)現(xiàn)了硬件設(shè)計(jì)軟件化，使設(shè)計(jì)過程變得相對(duì)簡(jiǎn)單，易于修改。

另外，隨著電子技術(shù)的發(fā)展，數(shù)字日歷的功能會(huì)更加多樣化，諸如增加農(nóng)歷顯示；加入溫度采集系統(tǒng)，能夠顯示每時(shí)每刻的環(huán)境溫度；加入節(jié)氣、節(jié)日提醒及顯示功能，提醒人們農(nóng)耕及休息時(shí)間；還可以加入語音識(shí)別，方便人們不動(dòng)手實(shí)現(xiàn)對(duì)數(shù)字日歷的調(diào)節(jié)等等。相信功能日趨完善多樣化的數(shù)字日歷將能更好地滿足人們的各種需要，為人類服務(wù)。

參考文獻(xiàn)

[1] 紀(jì)欣然，丁一，梁致源.基于FPGA的多功能數(shù)字鐘設(shè)計(jì)[J].電子設(shè)計(jì)工程，2012，20（16）：177?179.

[2] 劉艷昌，王娜.基于FPGA的多功能數(shù)字鐘設(shè)計(jì)[J].河南科技學(xué)院學(xué)報(bào)，2013，41（2）：89?94.

[3] 李慧.基于FPGA的電子萬年歷設(shè)計(jì)[J].微計(jì)算機(jī)信息，2010，26（20）：175?176.

[4] 樊永寧，張曉麗.基于VHDL的多功能數(shù)字鐘的設(shè)計(jì)[J].工礦自動(dòng)化，2006（3）：92?94.

[5] 周穎，俞吉.基于AT89S52單片機(jī)的電子萬年歷系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（13）：178?179.

[6] 濮霞，趙輝，黃天辰.動(dòng)態(tài)掃描數(shù)字鐘電路設(shè)計(jì)與制作[J].現(xiàn)代電子技術(shù)，2013，36（10）：147?149.

調(diào)整日期為2013年7月31號(hào)，當(dāng)再調(diào)整天時(shí)，就變?yōu)?013年7月1號(hào)，結(jié)果如圖9所示。其他月份實(shí)驗(yàn)結(jié)果也符合生活規(guī)律，與設(shè)計(jì)要求一致。

其他的測(cè)試結(jié)果，數(shù)碼管能夠正確顯示計(jì)時(shí)時(shí)間，定時(shí)驗(yàn)證及時(shí)間調(diào)節(jié)、整點(diǎn)報(bào)時(shí)均能夠正常工作，實(shí)驗(yàn)結(jié)果符合設(shè)計(jì)要求。

圖9 實(shí)際電路驗(yàn)證

5 結(jié) 語

本文基于FPGA 環(huán)境設(shè)計(jì)了一個(gè)具有年、月、日、星期、時(shí)、分、秒計(jì)時(shí)顯示功能，時(shí)間調(diào)整功能和整點(diǎn)報(bào)時(shí)功能的數(shù)字日歷系統(tǒng)，并將之下載到FPGA芯片EP1C3T144?3上進(jìn)行結(jié)果驗(yàn)證，實(shí)驗(yàn)驗(yàn)證表明：數(shù)碼管能夠正確顯示計(jì)時(shí)時(shí)間，能夠通過按鍵調(diào)整時(shí)間，能夠設(shè)定時(shí)間并調(diào)整，整點(diǎn)報(bào)時(shí)能夠正常工作，實(shí)驗(yàn)結(jié)果符合設(shè)計(jì)要求。由于設(shè)計(jì)中利用硬件描述語言和FPGA芯片相結(jié)合進(jìn)行數(shù)字日歷的研究，即利用EDA技術(shù)在一定程度上實(shí)現(xiàn)了硬件設(shè)計(jì)軟件化，使設(shè)計(jì)過程變得相對(duì)簡(jiǎn)單，易于修改。

另外，隨著電子技術(shù)的發(fā)展，數(shù)字日歷的功能會(huì)更加多樣化，諸如增加農(nóng)歷顯示；加入溫度采集系統(tǒng)，能夠顯示每時(shí)每刻的環(huán)境溫度；加入節(jié)氣、節(jié)日提醒及顯示功能，提醒人們農(nóng)耕及休息時(shí)間；還可以加入語音識(shí)別，方便人們不動(dòng)手實(shí)現(xiàn)對(duì)數(shù)字日歷的調(diào)節(jié)等等。相信功能日趨完善多樣化的數(shù)字日歷將能更好地滿足人們的各種需要，為人類服務(wù)。

參考文獻(xiàn)

[1] 紀(jì)欣然，丁一，梁致源.基于FPGA的多功能數(shù)字鐘設(shè)計(jì)[J].電子設(shè)計(jì)工程，2012，20（16）：177?179.

[2] 劉艷昌，王娜.基于FPGA的多功能數(shù)字鐘設(shè)計(jì)[J].河南科技學(xué)院學(xué)報(bào)，2013，41（2）：89?94.

[3] 李慧.基于FPGA的電子萬年歷設(shè)計(jì)[J].微計(jì)算機(jī)信息，2010，26（20）：175?176.

[4] 樊永寧，張曉麗.基于VHDL的多功能數(shù)字鐘的設(shè)計(jì)[J].工礦自動(dòng)化，2006（3）：92?94.

[5] 周穎，俞吉.基于AT89S52單片機(jī)的電子萬年歷系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（13）：178?179.

[6] 濮霞，趙輝，黃天辰.動(dòng)態(tài)掃描數(shù)字鐘電路設(shè)計(jì)與制作[J].現(xiàn)代電子技術(shù)，2013，36（10）：147?149.

調(diào)整日期為2013年7月31號(hào)，當(dāng)再調(diào)整天時(shí)，就變?yōu)?013年7月1號(hào)，結(jié)果如圖9所示。其他月份實(shí)驗(yàn)結(jié)果也符合生活規(guī)律，與設(shè)計(jì)要求一致。

其他的測(cè)試結(jié)果，數(shù)碼管能夠正確顯示計(jì)時(shí)時(shí)間，定時(shí)驗(yàn)證及時(shí)間調(diào)節(jié)、整點(diǎn)報(bào)時(shí)均能夠正常工作，實(shí)驗(yàn)結(jié)果符合設(shè)計(jì)要求。

圖9 實(shí)際電路驗(yàn)證

5 結(jié) 語

本文基于FPGA 環(huán)境設(shè)計(jì)了一個(gè)具有年、月、日、星期、時(shí)、分、秒計(jì)時(shí)顯示功能，時(shí)間調(diào)整功能和整點(diǎn)報(bào)時(shí)功能的數(shù)字日歷系統(tǒng)，并將之下載到FPGA芯片EP1C3T144?3上進(jìn)行結(jié)果驗(yàn)證，實(shí)驗(yàn)驗(yàn)證表明：數(shù)碼管能夠正確顯示計(jì)時(shí)時(shí)間，能夠通過按鍵調(diào)整時(shí)間，能夠設(shè)定時(shí)間并調(diào)整，整點(diǎn)報(bào)時(shí)能夠正常工作，實(shí)驗(yàn)結(jié)果符合設(shè)計(jì)要求。由于設(shè)計(jì)中利用硬件描述語言和FPGA芯片相結(jié)合進(jìn)行數(shù)字日歷的研究，即利用EDA技術(shù)在一定程度上實(shí)現(xiàn)了硬件設(shè)計(jì)軟件化，使設(shè)計(jì)過程變得相對(duì)簡(jiǎn)單，易于修改。

另外，隨著電子技術(shù)的發(fā)展，數(shù)字日歷的功能會(huì)更加多樣化，諸如增加農(nóng)歷顯示；加入溫度采集系統(tǒng)，能夠顯示每時(shí)每刻的環(huán)境溫度；加入節(jié)氣、節(jié)日提醒及顯示功能，提醒人們農(nóng)耕及休息時(shí)間；還可以加入語音識(shí)別，方便人們不動(dòng)手實(shí)現(xiàn)對(duì)數(shù)字日歷的調(diào)節(jié)等等。相信功能日趨完善多樣化的數(shù)字日歷將能更好地滿足人們的各種需要，為人類服務(wù)。

參考文獻(xiàn)

[1] 紀(jì)欣然，丁一，梁致源.基于FPGA的多功能數(shù)字鐘設(shè)計(jì)[J].電子設(shè)計(jì)工程，2012，20（16）：177?179.

[2] 劉艷昌，王娜.基于FPGA的多功能數(shù)字鐘設(shè)計(jì)[J].河南科技學(xué)院學(xué)報(bào)，2013，41（2）：89?94.

[3] 李慧.基于FPGA的電子萬年歷設(shè)計(jì)[J].微計(jì)算機(jī)信息，2010，26（20）：175?176.

[4] 樊永寧，張曉麗.基于VHDL的多功能數(shù)字鐘的設(shè)計(jì)[J].工礦自動(dòng)化，2006（3）：92?94.

[5] 周穎，俞吉.基于AT89S52單片機(jī)的電子萬年歷系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（13）：178?179.

[6] 濮霞，趙輝，黃天辰.動(dòng)態(tài)掃描數(shù)字鐘電路設(shè)計(jì)與制作[J].現(xiàn)代電子技術(shù)，2013，36（10）：147?149.