潘金云 武 杰 劉列峰 孫劉洋

高精度可編程信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

潘金云1,2武 杰1,2劉列峰1,2孫劉洋1,2

1（中國科學(xué)技術(shù)大學(xué) 核探測(cè)技術(shù)與核電子學(xué)國家重點(diǎn)實(shí)驗(yàn)室 合肥 230026）
2（中國科學(xué)技術(shù)大學(xué) 近代物理系 合肥 230026）

隨著集成電路的發(fā)展，現(xiàn)代物理電子設(shè)備的仿真、測(cè)試、檢測(cè)和維護(hù)過程中，經(jīng)常需要使用到高精度的信號(hào)發(fā)生器。傳統(tǒng)意義上的信號(hào)發(fā)生器主要利用振蕩器產(chǎn)生信號(hào)，但振蕩器的精度不高成為了限制其應(yīng)用范圍的瓶頸。所以為了解決高精度的需求，本文利用頻率合成的技術(shù)，提出了一種基于Sigma-Delta數(shù)模轉(zhuǎn)換器(Digital to Analog Converter, DAC)的可編程高精度信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)方法。經(jīng)過實(shí)際測(cè)量，設(shè)計(jì)的信號(hào)發(fā)生器信噪比(Signal-to-Noise Ratio, SNR)好于110 dB，總諧波失真(Total Harmonic Distortion, THD)小于-110 dB，支持單端和差分輸出，同時(shí)便攜穩(wěn)定。精度方面遠(yuǎn)高于市面上可以買到的信號(hào)發(fā)生器。

信號(hào)發(fā)生器，可編程，Sigma-Delta調(diào)制，高精度

隨著集成電路的發(fā)展，現(xiàn)代物理電子設(shè)備的仿真、測(cè)試、檢測(cè)和維護(hù)都對(duì)信號(hào)發(fā)生器的精度提出了很高的要求。如高精度采集板卡、高性能濾波器的性能測(cè)試等。信號(hào)發(fā)生器按照頻率改變的方式，基本可以分為調(diào)諧式信號(hào)發(fā)生器、掃頻式信號(hào)發(fā)生器、程控式信號(hào)發(fā)生器和頻率合成式信號(hào)發(fā)生器等。前三種信號(hào)發(fā)生器的信號(hào)都是直接由模擬電路實(shí)現(xiàn)的振蕩器產(chǎn)生，性能容易受元器件精度和周圍環(huán)境影響，如溫度、濕度、氣壓等。頻率合成式信號(hào)發(fā)生器以高穩(wěn)定度石英振蕩器作為標(biāo)準(zhǔn)頻率源，利用頻率合成技術(shù)形成所需之任意頻率的信號(hào)，具有與標(biāo)準(zhǔn)頻率源相同的頻率準(zhǔn)確度和穩(wěn)定度。所以頻率合成技術(shù)對(duì)于高精度信號(hào)發(fā)生器是個(gè)很好的選擇。

目前市面上常用的信號(hào)發(fā)生器種類和功能都很多，一般總諧波失真(Total Harmonic Distortion, THD)在-70dB左右，并且是單端輸出[1]，對(duì)于需要高精度模擬信號(hào)的應(yīng)用，顯然無法滿足要求。本文從實(shí)際需求出發(fā)，利用頻率合成的技術(shù)，基于高精度的Sigma-Delta數(shù)模轉(zhuǎn)換器(Digital to Analog Converter, DAC)，提出了一個(gè)可編程高精度信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)方法，給出了信號(hào)發(fā)生器的硬件設(shè)計(jì)和測(cè)試結(jié)果。用戶不僅可以直接通過按鍵控制輸出波形類型、調(diào)節(jié)波形參數(shù)并顯示在液晶屏上，還可以通過算法讓CPU產(chǎn)生用戶自定義波形數(shù)據(jù)，實(shí)現(xiàn)信號(hào)源的可編程性。其主要性能指標(biāo)為：輸出帶寬0-125Hz，信噪比(Signal-to-Noise Ratio, SNR)大于110dB，總諧波失真小于-110dB，頻率和幅度連續(xù)可調(diào)，并支持單端和差分輸出。

1 設(shè)計(jì)原理和硬件實(shí)現(xiàn)

近10年來，頻率合成技術(shù)的發(fā)展經(jīng)歷了三代歷程：第一代，直接頻率合成技術(shù)；第二代，鎖相頻率合成技術(shù)；第三代，直接數(shù)字頻率合成技術(shù)。直接頻率合成以晶體振蕩器作為信號(hào)源導(dǎo)致雜散分量多，難以做到較高的精度。鎖相頻率合成由于鎖相環(huán)的本身的惰性環(huán)節(jié)，鎖定時(shí)間長，頻率切換速度慢且系統(tǒng)復(fù)雜。直接數(shù)字頻率合成從相位概念出發(fā)，具有精確的相位、極高的頻率分辨率和快速的頻率轉(zhuǎn)換時(shí)間，特別適用各種信號(hào)源的頻率合成[2]。

直接頻率合成的核心是相位累加器，系統(tǒng)性能的關(guān)鍵則依賴DAC和后端的低通濾波器。當(dāng)代的數(shù)模信號(hào)轉(zhuǎn)換的精度和速度都越來越高，常見的數(shù)模轉(zhuǎn)換器類型包括并行型、折疊型、逐次逼近型、Sigma-Delta過采樣型等[3]。除了Sigma-Delta過采樣型，其他幾種類型都為奈氏數(shù)模轉(zhuǎn)換器，雖然它們速度很快，但是精度卻很差。Sigma-Delta DAC是一種把高分辨率信號(hào)用脈沖密度調(diào)制編碼為低分辨率信號(hào)的方法，同時(shí)運(yùn)用了過采樣和噪聲整形技術(shù)，讓噪聲分布到更高的頻段，降低有效帶寬內(nèi)的噪聲功率，從而使DAC具有更好的抗混疊能力和更高的分辨率，降低了對(duì)后端濾波器的性能要求。雖然高精度是以犧牲轉(zhuǎn)換速度為代價(jià)[4]，但是對(duì)于200Hz以內(nèi)的低頻高精度的信號(hào)發(fā)生器Sigma-Delta型模數(shù)轉(zhuǎn)換器卻是個(gè)合適的選擇。

1.1 設(shè)計(jì)原理

本信號(hào)發(fā)生器的原理圖如圖1所示，存儲(chǔ)數(shù)字波形的RAM在取樣時(shí)鐘的作用下，依次讀出其中的波形數(shù)值，送至Sigma-Delta調(diào)制器，將數(shù)字波形調(diào)制成脈沖密度，即1bit的數(shù)據(jù)流。脈沖密度再經(jīng)過高精度的Sigma-Delta DAC轉(zhuǎn)換為模擬波形，模擬波形經(jīng)低通濾波器濾除高頻成分，從而得到高精度的模擬信號(hào)。RAM中特定的數(shù)字波形，會(huì)被調(diào)制成對(duì)應(yīng)的脈沖密度，從而產(chǎn)生相應(yīng)的模擬信號(hào)。這樣，用戶只需要通過特定算法編寫RAM中的波形數(shù)據(jù)，就可以產(chǎn)生所需要的模擬信號(hào)。這意味著信號(hào)發(fā)生器的可編程性是可以實(shí)現(xiàn)的。

圖1 信號(hào)發(fā)生器原理圖Fig.1 Schematic diagram of signal generator.

1.2 硬件實(shí)現(xiàn)

信號(hào)發(fā)生器的硬件結(jié)構(gòu)如圖2所示。CPU是整個(gè)系統(tǒng)的控制中心，直接控制著波形發(fā)生模塊和液晶屏。CPU與波形發(fā)生器之間的數(shù)據(jù)通信方式為串行外設(shè)接口(Serial Peripheral Interface, SPI)，接口中還包括同步等觸發(fā)信號(hào)，如圖3。

圖2 信號(hào)發(fā)生器硬件圖Fig.2 Hardware structure of signal generator.

圖3 信號(hào)發(fā)生器觸發(fā)同步特性Fig.3 Synchronization of signal generator.

在按鍵的控制作用下，一方面，由CPU依照特定算法產(chǎn)生波形的數(shù)字信號(hào)，通過SPI發(fā)送至CS5376并存儲(chǔ)在RAM空間；另一方面，CPU產(chǎn)生控制信號(hào)，在液晶屏上顯示波形信息和參數(shù)等。

正常工作時(shí)，CS5376的測(cè)試碼流(Test Bit Stream, TBS)發(fā)生器將波形調(diào)制成1 bit數(shù)據(jù)流并送給CS4373，經(jīng)模數(shù)轉(zhuǎn)換和濾波，產(chǎn)生連續(xù)、高精度的差分或單端信號(hào)。CS4373的時(shí)鐘和同步信號(hào)由CS5376依據(jù)輸出數(shù)據(jù)速率決定，操作模式和輸出幅度受CPU控制。由此，該信號(hào)發(fā)生器的輸出是可編程的，幅度、頻率可調(diào)的高性能信號(hào)。

信號(hào)源的觸發(fā)同步特性是在CPU的控制下完成的，同步使能（MSEN和TSYNC置高）時(shí)，當(dāng)CS5376檢測(cè)到CPU產(chǎn)生的上升沿同步信號(hào)，在同步控制器的作用下，一方面給CS4373產(chǎn)生同步信號(hào)，使其內(nèi)部寄存器復(fù)位，但此時(shí)沒有同步時(shí)鐘輸入，DAC仍處于不工作狀態(tài)；另一方面，CS5376復(fù)位內(nèi)部TBS Generator的讀取RAM的指針位置并開始讀取波形數(shù)據(jù)并調(diào)制，同時(shí)產(chǎn)生同步的時(shí)鐘信號(hào)，供DAC使用。

由圖2可以看出，CPU是整個(gè)系統(tǒng)的控制核心。另外，由于Sigma-Delta調(diào)制在過采樣和噪聲整形方面的優(yōu)異表現(xiàn)，非常適合高性能信號(hào)發(fā)生器的需求。所以CS5376和CS4373是系統(tǒng)性能的關(guān)鍵。

1.3 CS5376介紹

CS5376的TBS Generator主要由插值器和Sigma-Delta調(diào)制器構(gòu)成，在采樣時(shí)鐘的控制下，循環(huán)讀取RAM空間中的波形數(shù)據(jù)，經(jīng)插值、調(diào)制、濾波成1bit的數(shù)據(jù)流，并傳遞給CS4373。因此用戶只需編寫相應(yīng)的波形算法，利用CPU實(shí)現(xiàn)并通過SPI傳遞給CS5376，從而實(shí)現(xiàn)可編程的波形輸出。插值器的作用是將同一個(gè)數(shù)字波形點(diǎn)反復(fù)多次調(diào)制，以進(jìn)一步提高輸出波形的精度。

CS5376為用戶提供的TBS RAM空間大小為1024×24bit，所以用戶最多可以寫入1024個(gè)24bit的數(shù)字波形點(diǎn)。由于Sigma-Delta調(diào)制的結(jié)構(gòu)特點(diǎn)，要求波形數(shù)據(jù)在首尾處必須連續(xù)，也就是當(dāng)波形從一端復(fù)制平移到另一端，必須描繪出一條平滑的曲線。另外，用戶還可以通過改變插值器的數(shù)值、輸出數(shù)據(jù)速率、波形數(shù)據(jù)個(gè)數(shù)來改變波形頻率。信號(hào)頻率計(jì)算方法是：信號(hào)頻率×波形數(shù)據(jù)個(gè)數(shù)×（插值器值+1）=輸出數(shù)據(jù)速率。

CS5376的數(shù)字波形的數(shù)據(jù)編碼方式為補(bǔ)碼形式，最高位為符號(hào)位，有效位數(shù)為23位，所以幅度調(diào)整的最小步長為滿幅度的1/223。依據(jù)信號(hào)頻率的計(jì)算公式，在保證足夠的過采樣率前提下，也就是插值器中的數(shù)值不變。信號(hào)頻率調(diào)整的最小步長為1/1024。

1.4 CS4373介紹

CS4373數(shù)字芯片的核心是一個(gè)24bit Sigma-Delta DAC，接收來自CS5376的1 bit數(shù)據(jù)流，經(jīng)過內(nèi)部反混疊濾波和衰減器衰減后輸出。其有BUF和OUT兩路差分輸出，BUF是信號(hào)經(jīng)放大器放大后的輸出，負(fù)載能力強(qiáng)，性能精度稍差。差分OUT輸出時(shí)典型的THD和SNR分別是-118dB和114dB，能夠滿足設(shè)計(jì)要求。CS4373的時(shí)鐘和同步信號(hào)由CS5376產(chǎn)生，并輸入至?xí)r鐘控制模塊產(chǎn)生需要的內(nèi)部時(shí)鐘。

由于CS4373是高精度的Sigma-Delta DAC，原則上對(duì)參考電壓的要求非常高，Vref±間的電壓要求為2.500V，同時(shí)要求差分布線，否則會(huì)直接影響模擬輸出的精度。圖4給出了參考電源的電路圖。如圖4所示，每個(gè)輸出都相當(dāng)于一個(gè)低通濾波器，用來進(jìn)一步確保參考電源的穩(wěn)定性。CS4373建議使用Linear Technology公司的高精度參考電源LT1019AIS8-2.5，并在輸出端加上低通濾波來產(chǎn)生參考電壓，實(shí)際輸出為2.499V，為可接受范圍。

圖4 參考電源電路圖Fig.4 Voltage reference circuit.

2 測(cè)試方案和結(jié)果

2.1 測(cè)試目標(biāo)

系統(tǒng)設(shè)計(jì)目標(biāo)：SNR＞110dB，THD＜-110dB，信號(hào)范圍0-125Hz。根據(jù)信噪比的理論公式：SNR=6.02N+1.76可知，需要的理想測(cè)試ADC為20位，考慮到非理想情況和設(shè)計(jì)余量，測(cè)試的ADC選擇為基于CompactRIO的24位高精度數(shù)據(jù)采集模塊[5]。測(cè)試內(nèi)容包括SNR和THD兩個(gè)性能指標(biāo)。

2.2 測(cè)試結(jié)果

測(cè)試系統(tǒng)主要可以產(chǎn)生正弦波、方波、脈沖波三種波形，主要測(cè)試信號(hào)針對(duì)10Hz、25Hz、31.25Hz、50Hz和125Hz的正弦波，幅度為2.5V差分輸出。信號(hào)經(jīng)24bit高精度數(shù)據(jù)采集模塊采集8192個(gè)點(diǎn)，并傳遞給LabVIEW做快速傅里葉變換(Fast Fourier Transformation, FFT)和頻譜分析。各頻率下的測(cè)試結(jié)果如表1所示。其中，10Hz、31.25Hz、125Hz的頻譜圖如圖5所示，圖5中橫坐標(biāo)采用的是對(duì)數(shù)坐標(biāo)，物理意義為對(duì)應(yīng)的信號(hào)頻率。仔細(xì)觀察信號(hào)的頻譜可以發(fā)現(xiàn)，頻譜圖中主峰頻寬很窄，所有諧波分量都小于-110dB，頻譜圖中50Hz附近有一個(gè)-90dB左右的僅次于主峰的次峰。經(jīng)過比較其他頻率的信號(hào)頻譜和采集卡不加測(cè)試信號(hào)時(shí)的頻譜發(fā)現(xiàn)，此干擾信號(hào)始終存在且幅度不變，所以推斷其為市電干擾，可以通過在輸出端添加濾波器或者采用電池供電加以消除。

表1 測(cè)試數(shù)據(jù)Table 1 Testing data.

圖5 正弦波測(cè)試頻譜Fig.5 Spectrum of testing sine wave.

經(jīng)過測(cè)算，不考慮市電干擾前提下，各信號(hào)的信噪比都大于110dB，總諧波失真小于-110dB，如表1所示。所以本設(shè)計(jì)基本滿足設(shè)計(jì)目標(biāo)，能夠很好地應(yīng)用于物理電子學(xué)設(shè)備的仿真、測(cè)試、檢測(cè)與維護(hù)。此外，用戶還可以利用系統(tǒng)的可編程性，運(yùn)用新的算法，實(shí)現(xiàn)用戶自定義波形，這無疑會(huì)極大地?cái)U(kuò)展本設(shè)計(jì)的適用范圍，給科研工作帶來很大的便利。

1 伍尚坤, 宋克柱, 吳義華. 高譜純度低頻信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)[J]. 核電子學(xué)與探測(cè)技術(shù), 2006, 26(6): 936-938

WU Shangkun, SONG Kezhu, WU Yihua. A high-performance wave-generator based on DAC[J]. Nuclear Electronics and Detection Technology, 2006, 26(6): 936-938

2 石雄. 直接數(shù)字頻率合成技術(shù)的研究與應(yīng)用華[D]. 武漢: 華中科技大學(xué), 2007

SHI Xiong. Research and application of direct digital synthesis technology[D]. Wuhan: Huazhong University of Science and Technology, 2007

3 張宏偉. 12位100 MSPS Pipeline ADC的設(shè)計(jì)與實(shí)現(xiàn)[D].長春: 國防科學(xué)技術(shù)大學(xué), 2009

ZHANG Hongwei. The design and realization of a 12 bit, 100 MSPS, Pipeline ADC[D]. Changchun: National University of Defense Technology, 2009

4 孔陽. 一種適用于地震勘探儀器的低運(yùn)算量數(shù)字濾波器的設(shè)計(jì)與研究[D]. 合肥: 中國科學(xué)技術(shù)大學(xué), 2011

KONG Yang. Research on low power digital filter for seismic exploration system[D]. Hefei: University of Science and Technology of China, 2011

5 王丁丁, 武杰, 張杰, 等. 基于CompactRIO的數(shù)據(jù)采集模塊設(shè)計(jì)[J]. 核技術(shù), 2012, 35(7): 539-542

WANG Dingding, WU Jie, ZHANG Jie, et al. A data acquisition module based on CompactRIO[J]. Nuclear Techniques, 2012, 35(7): 539-542

CLC TL824

Design and implementation of a high-precision programmable signal generator

PAN Jinyun1,2WU Jie1,2LIU Liefeng1,2SUN Liuyang1,2
1(State Key Laboratory of Particle Detection & Electronics, University of Science and Technology of China, Hefei 230026, China)
2(Department of Modern Physics, University of Science and Technology of China, Hefei 230026, China)

Background: With the development of integrated circuits, the high-precision signal generator is always used in the process of simulation, testing, inspection and maintenance of electronic equipment in modern physics. The traditional signal generator generates signal by using oscillator, but the precision of oscillator is not high enough which becomes a bottleneck limiting the scope of application. Purpose: The aim is to address the needs of high-precision of signal generator, and design a programmable high-resolution signal generator. Methods: The direct digital frequency synthesizer technique and Sigma-Delta Digital to Analog Converter (DAC) were adopted to design this proposed high-precision signal generator. Digital chips CS5376 and CS4373 were employed together with the CompactRIO DAC to achieve the target of 110 dB signal-to-Noise Ratio (SNR) and -110 dB Total Harmonic Distortion (THD). Programmable waveform was prepared in the mainframe using appropriate software platform such as Matlab, LabVIEW, etc. Results: After the actual measurement, the designed signal generator is proved to be with the noise ratio of SNR better than 110dB, and the total harmonic distortion THD less than -110dB, and performs excellent in portability and stability. Conclusion: The performance of signal generator meets the need of our testing.

Signal generator, Programmable, Sigma-Delta modulator, High-resolution

TL824

10.11889/j.0253-3219.2014.hjs.37.070402

國家重大科技專項(xiàng)(No.2011ZX05008-005-061)及國家重大科研裝備研制項(xiàng)目“深部資源探測(cè)核心裝備研發(fā)”(No.ZDYZ2012-1-05-03)資助

潘金云，男，1988年出生，2011年畢業(yè)于中國科學(xué)技術(shù)大學(xué)，現(xiàn)為碩士研究生，研究方向?yàn)楦咚贁?shù)據(jù)采集與嵌入式系統(tǒng)設(shè)計(jì)

武杰，E-mail: wujie@ustc.edu.cn

2014-03-25，

2014-04-23