基于“魂芯一號”的雷達(dá)信號處理機邊掃設(shè)計?

王鳳馳,陳常青,李正東

(中國電子科技集團(tuán)公司第三十八研究所,安徽合肥230088)

0 引言

雷達(dá)信號帶寬、接收通道數(shù)量及工作模式種類等的不斷增長,對雷達(dá)信號處理機的實時處理能力、運算密集度、高速數(shù)據(jù)傳輸?shù)刃阅芴岢龈叩囊?高性能DSP處理器已經(jīng)成為雷達(dá)中的一個重要部件。目前,國內(nèi)雷達(dá)裝備的信號處理機都采用國外DSP處理器,如ADI的TS20x系列、TI的TMS320Cx系列等,由中國電子科技集團(tuán)公司第三十八研究所研制的BWDSP100芯片填補了這一空白,在國防安全和戰(zhàn)略上具有重大的意義[1]。

BWDSP100芯片是一款性能優(yōu)越的高端DSP處理器,適合于雷達(dá)信號處理、電子對抗、精確制導(dǎo)武器、通信保障等領(lǐng)域。而以BWDSP100芯片為基礎(chǔ)的某雷達(dá)信號處理機更是已在雷達(dá)信號處理上推廣應(yīng)用[2]。該信號處理機采用了CPCI 6U板卡標(biāo)準(zhǔn),由4片BWDSP100處理器構(gòu)成核心運算單元,每個處理器外接一組DDR2 SDRAM存儲器,容量為1 GB。4片BWDSP100處理器之間通過Link鏈路口和并行接口共享外部FLASH存儲器資源。在對外接口方面,處理機采用兩片Altera公司的大規(guī)模FPGA器件構(gòu)成符合CPCI總線標(biāo)準(zhǔn)要求的各種通用接口,可支持PCI總線、LVDS以及高速光纖總線等。

1 可測試性分析

BWDSP100芯片的邊界掃描系統(tǒng)基于JTAG標(biāo)準(zhǔn)協(xié)議(IEEE-1149.1-2001)來實現(xiàn)[3],除了TCK、TMS、TDI、TDO、TRST_n 這些標(biāo)準(zhǔn)的JTAG信號外,還增加了TCK_RET、TAP_SEL和BOOT_SW等輔助信號,用于更好地實現(xiàn)DSP芯片的在線調(diào)試功能。其中,TCK_RET(Test Clock Return)是TDO信號的隨路時鐘,為在線調(diào)試時使用,當(dāng)邊界掃描測試時,可以不用理會。而TAP_SEL和BOOT_SW兩個信號則共同定義了BWDSP100芯片的工作模式,其具體設(shè)置如表1所示。

表1 BWDSP100芯片的工作模式設(shè)置表

BWDSP100芯片在邊界掃描模式下,支持EXTEST、BYPASS、SAMPLE、PRELOAD、HIGHZ和CLAMP六種指令,指令長度為4 bit,掃描鏈的長度為369。同時,BWDSP100芯片有大量的差分對設(shè)計,在邊界掃描測試時可以充分加以利用[4]。例如：

另外,BWDSP100芯片的邊掃單元設(shè)計采用了較多的BC_7和BC_4單元,其中BC_7單元是一個支持雙向系統(tǒng)引腳的數(shù)據(jù)單元,它能夠提供數(shù)據(jù)給輸出驅(qū)動的同時,還能實時監(jiān)控輸出的引腳。這是一個很重要的特性,因為它可以發(fā)現(xiàn)輸出引腳短路的情況。BC_4單元是一個簡單的,既沒有“更新”寄存器又沒有多路選擇器的電路結(jié)構(gòu),它的特點是減少了可能出現(xiàn)的系統(tǒng)信號的傳輸延遲。BC_4單元不支持INTEST指令,因此除了時鐘信號的輸入引腳外,BC_4單元不能用在其他輸入引腳上。BWDSP100芯片因為采用了較多的BC_4單元,所以也不支持INTEST指令。

2 邊界掃描TPS設(shè)計

該雷達(dá)信號處理機由于使用的BWDSP100芯片、FPGA芯片以及4片DDR2芯片均是BGA封裝,且板卡設(shè)計集成度很高,采用邊界掃描測試是較為合適的方法,參見圖1。通過比較,我們選擇了ASSET公司的Scanworks工具作為邊界掃描的開發(fā)工具。ASSET公司是一家專業(yè)從事邊界掃描技術(shù)開發(fā)與研究的公司,它參與了IEEE1149.1、IEEE1149.4、1532、1149.6 等有關(guān)JTAG標(biāo)準(zhǔn)的制定。其開發(fā)的邊界掃描工具Scanworks在銷售市場的占有率第一,并且與摩托羅拉、諾基亞、思科、Aglient等知名公司有著長期良好的深度合作關(guān)系,如Aglient研制的i3070,采用針床測試同時嵌入Scanworks作為邊界掃描的工具。Scanworks軟件在國內(nèi)是有多家用戶,其中不乏知名度很高的企業(yè),如華為、14所、41所、北京航天測控公司等。

圖1 某雷達(dá)信號處理機架構(gòu)圖

使用Scanworks工具對文中敘述的雷達(dá)信號處理機進(jìn)行邊界掃描測試開發(fā)時,需要結(jié)合其電路的互聯(lián)結(jié)構(gòu)進(jìn)行TPS(Test Project Set)設(shè)計,該雷達(dá)信號處理機的2片F(xiàn)PGA和4片BWDSP100芯片都植入了邊界掃描鏈結(jié)構(gòu),在設(shè)計時除了對這六個芯片進(jìn)行互聯(lián)測試外,還要以它們產(chǎn)生測試激勵,對外圍的DDR2芯片和FLASH芯片進(jìn)行測試。其設(shè)計完成后的測試列表截圖見圖2。

圖2 某雷達(dá)信號處理機在Scanworks工具中的測試列表

由于邊界掃描測試速率目前最高只有40 MHz,很難匹配信號處理機數(shù)百兆的工作頻率,因此只能用于檢測板卡的硬件焊接連接性,對于高速信號中的隔直電容電路,只能通過功能測試的方法。這部分高速電路涉及的信號網(wǎng)絡(luò)在該雷達(dá)信號處理機的信號網(wǎng)絡(luò)中只占很少的一部分。通過網(wǎng)絡(luò)分析,該雷達(dá)信號處理機共有網(wǎng)絡(luò)593個,邊界掃描測試未能覆蓋的僅30個,占比5.1%,如圖3所示。

圖3 信號網(wǎng)絡(luò)故障覆蓋分析

邊界掃描測試可以通過邊界掃描單元的互聯(lián)進(jìn)行短路、開路的測試,簡稱為“互聯(lián)測試”,也可以通過訪問存儲器,對存儲器的地址、數(shù)據(jù)總線以及內(nèi)部存儲單元進(jìn)行測試,簡稱為“存儲器測試”。在互聯(lián)測試時,需要對不相關(guān)的器件進(jìn)行屏蔽,消除功能性的影響,這個時候就需要設(shè)計各種器件的模型,根據(jù)器件的要求給相關(guān)管腳施加“0”或“1”信號,從而起到屏蔽的效果,例如針對該雷達(dá)信號處理機的DDR2存儲器(型號為MT47H128M16)設(shè)計模型如下：

在測試算法上可以有很多選擇,例如全“0”、全“1”,走步“0”和走步“1”等,全“0”、全“1”算法在測試準(zhǔn)確性上明顯不足,而走步“0”和走步“1”算法是指“0”或“1”信號在所有測試節(jié)點上逐個移位。該算法能有效排除短路、開路故障,準(zhǔn)確度很高,但是在節(jié)點數(shù)量巨大、信號復(fù)雜的電路板上,走步算法顯然效率不高。相比之下,瓦格納算法則是一個較好的選擇,瓦格納算法優(yōu)化了測試向量的種類,在保證覆蓋率達(dá)到99%以上的情況下,所需測試向量僅為log2(2?n+1)個,其中n為信號網(wǎng)絡(luò)的數(shù)量。例如1 000個信號網(wǎng)絡(luò)只需要11個測試向量,5 000個信號網(wǎng)絡(luò)只需要14個測試向量,大幅度提高了測試效率。

互聯(lián)測試已經(jīng)能夠解決大部分的硬件故障,除了互聯(lián)測試之外,還進(jìn)行了專門的存儲器測試,以提高故障覆蓋率。存儲器測試也需要設(shè)計相應(yīng)的測試模型,仍以DDR2存儲器(MT47 H128M16)為例,設(shè)計模型如下：

除了存儲器之外,FLASH也是一種專門的測試,但不同的是FLASH只需要提供協(xié)議,如讀寫地址、讀寫序列、ID號、單元大小等信息,邊界掃描測試可以對FLASH進(jìn)行擦除、寫入、加密、比較等一系列操作,如圖4所示。

另外,還有自定義測試,即通過腳本語言,人為地定義測試方式。這種方法針對LED、數(shù)碼管等簡單功能測試非常有效。常用的腳本語言如TCL語言,是一種使用便捷的不需要編譯的執(zhí)行語言,只需要根據(jù)語句逐條的執(zhí)行即可。

圖4 FLASH操作

經(jīng)過邊界掃描測試的TPS設(shè)計,該雷達(dá)信號處理機在互聯(lián)測試中短路故障覆蓋率高達(dá)95%以上,經(jīng)過試用也的確能夠在調(diào)試過程中發(fā)揮重要的作用,例如常見的小電阻虛焊、細(xì)間距芯片管腳粘連等肉眼難以發(fā)現(xiàn)的故障,基本都能通過邊掃測試予以排除。這在一定程度上不僅挽救了這些動輒數(shù)十萬的昂貴的雷達(dá)信號處理機,也進(jìn)一步排除了故障隱患,提升了產(chǎn)品可靠性。其故障覆蓋率如下：

3 結(jié)束語

由于BWDSP100芯片被越來越廣泛地使用,其良好的可測試性設(shè)計,使測試工程師在TPS開發(fā)中能夠放心地使用。經(jīng)過對某雷達(dá)信號處理機的TPS開發(fā),其最終的故障覆蓋率超過90%,也充分驗證了這一點。在DDR2存儲器和FLASH測試上,則充分考慮模型的設(shè)計和測試激勵的選擇,模型的設(shè)計要符合被測存儲器的自身特點,測試激勵則可以從相連邊界掃描管腳中任意選擇,有較大的靈活性。

[1]穆文爭,史鴻聲,劉麗.國產(chǎn)高性能通用數(shù)字信號處理器的DEMO板設(shè)計[J].火控雷達(dá)技術(shù),2012,41(3)：33-36.

[2]史鴻聲,穆文爭,劉麗.基于“魂芯一號”的雷達(dá)信號處理機設(shè)計[J].雷達(dá)科學(xué)與技術(shù),2012,10(2)：161-164.SHI Hong-sheng,MU Wen-zheng,LIU Li.Design of Radar Signal Processor Based on Hun Xin-1 Chip[J].Radar Science and Technology,2012,10(2)：161-164.(in Chinese)

[3]中國電子科技集團(tuán)公司第三十八研究所.BWDSP100硬件用戶手冊[M].合肥：中國電子科技集團(tuán)公司第三十八研究所,2011.

[4]譚劍波,尤路,黃新,等.邊界掃描測試技術(shù)[M].北京：國防工業(yè)出版社,2013.