王國富

摘 要：文章介紹了用仿真來優(yōu)化系統(tǒng)的方法。以對芯片的能量消耗最小化為實(shí)例，并使用實(shí)驗(yàn)步驟和實(shí)驗(yàn)結(jié)果來說明使用仿真來優(yōu)化系統(tǒng)的方法。

關(guān)鍵詞：MPSoC；仿真；能耗最小化

引言

文章介紹如何運(yùn)用仿真的方法來自定義硬件平臺以使系統(tǒng)的能量消耗達(dá)到優(yōu)化。文章使用GSM編解碼器軟件來作為一個(gè)例子，并將使用一個(gè)由幾個(gè)ARM處理器內(nèi)核、專用和共享內(nèi)存以及通過AMBA總線互連所組成的多處理器系統(tǒng)。文章將詳細(xì)介紹所使用的硬件平臺和設(shè)計(jì)方案，并給出實(shí)驗(yàn)比較結(jié)果。

1 多處理器 ARM 平臺介紹

多處理器片上系統(tǒng)（MPSoC）是使用多個(gè)CPU及其他硬件子系統(tǒng)來實(shí)現(xiàn)的系統(tǒng)。文中所使用的硬件平臺的架構(gòu)是一個(gè)分布式多處理器片上系統(tǒng)（MPSoC）的通用模板。如圖1所示，該平臺包含多個(gè)計(jì)算內(nèi)核、一個(gè)AMBA AHB兼容的通信總線、專用內(nèi)存（每個(gè)處理器有一個(gè)）和處理器間通信的共享內(nèi)存。

圖1

2 基于仿真的優(yōu)化探索

仿真平臺的優(yōu)點(diǎn)在于它可以在設(shè)計(jì)流程的早期發(fā)揮作用。傳統(tǒng)模式上， 最終的驗(yàn)證是在設(shè)計(jì)流程結(jié)束時(shí)進(jìn)行，這時(shí)第一個(gè)產(chǎn)品原型已經(jīng)產(chǎn)生了。所以為了獲得正確的而有效的產(chǎn)品，系統(tǒng)模型必須是非常準(zhǔn)確的。如果在早期設(shè)計(jì)階段就可以對目標(biāo)硬件平臺進(jìn)行一個(gè)周期的精確仿真，系統(tǒng)模型可能因這次仿真而被修改甚至于舍棄。使用這種方式，我們就可以使用速度較慢的仿真來獲得的準(zhǔn)確性。

3 能量最小化

我們的目標(biāo)是優(yōu)化一個(gè)GSM編解碼器的應(yīng)用程序。應(yīng)用程序?qū)⒃谝粋€(gè)具有ARM7處理器的MPARM平臺上運(yùn)行。參數(shù)高速緩存的大小、高速緩存相關(guān)性和處理器的頻率是可變的。

處理器的頻率是一個(gè)關(guān)鍵參數(shù)，它影響應(yīng)用程序的速度和功率消耗。功耗與頻率及電源電壓的平方成正比[2]：P=CV2f

在大多數(shù)系統(tǒng)中，選擇一個(gè)較低的頻率意味著使用較低的電源電壓。這樣處理器所消耗的功率就會以立方進(jìn)行減少。其實(shí)，對于電池供電的系統(tǒng)，大家對能量消耗更有興趣。能量的公式定義如下：

這里，t 為每秒的運(yùn)行時(shí)間， NC 為時(shí)鐘周期數(shù)來表示的運(yùn)行時(shí)間。從這個(gè)公式中我們看出，如果我們只是減少頻率而使電壓保持不變，雖然功耗呈線性減少，但是能量的消耗是不變的。

4 實(shí)驗(yàn)結(jié)果分析

第一步，我們設(shè)置的緩存類型是指令緩存，關(guān)聯(lián)性是直接映射的。然后我們來改變緩存的大小，能量如下表：

第二步，我們設(shè)置的緩存類型是指令緩存，關(guān)聯(lián)性是K-路組關(guān)聯(lián)。然后我們來改變緩存的大小，能量如下表：

第三步，我們設(shè)置的緩存類型是數(shù)據(jù)緩存，關(guān)聯(lián)性是直接映射的。然后我們來改變緩存的大小，能量如下表。

第四步，我們設(shè)置的緩存類型是數(shù)據(jù)緩存，關(guān)聯(lián)性是K-路組關(guān)聯(lián)。然后我們來改變緩存的大小，能量如下表。

根據(jù)上面的實(shí)驗(yàn)數(shù)據(jù)，我們把指令緩存和數(shù)據(jù)緩存的最小能耗結(jié)合起來。

總能量為：29591216.93 [pJ] typ

第五步，我們改變頻率 f 的值：

所以最佳設(shè)置是：

5 結(jié)束語

文章通過上面的實(shí)驗(yàn)展示了使用仿真來對芯片進(jìn)行優(yōu)化的方法。按照相同的思路，還可對其它性能進(jìn)行優(yōu)化。

參考文獻(xiàn)

[1]Wolf，W.Georgia Inst.of Technol.，Atlanta，GA；Jerraya，A.A.artin，G. Multiprocessor System-on-Chip（MPSoC）Technology.Computer-Aided Design of Integrated Circuits and Systems，IEEE Transactions on（Volume：27 Issue：10）.

[2]CPU power dissipation.http：//en.wikipedia.org/wiki/CPU_power_dissi

pation. Wikipedia.