關(guān)志華+賈福山

摘 要 OpenVPX總線標(biāo)準(zhǔn)的推出，奠定了新一代專網(wǎng)通信處理平臺(tái)的發(fā)展方向。數(shù)字集群通信系統(tǒng)作為專網(wǎng)通信中的代表，一直沿用著傳統(tǒng)的自定義總線架構(gòu)，這些架構(gòu)普遍存在傳輸帶寬低，實(shí)時(shí)性差，通用性低，系統(tǒng)靈活性差等缺點(diǎn)。文章針對(duì)數(shù)字集群系統(tǒng)架構(gòu)提出了一種基于OpenVPX總線標(biāo)準(zhǔn)的數(shù)字集群通信處理平臺(tái)。處理平臺(tái)大幅度的提高了傳輸帶寬，單通道傳輸速率可達(dá)6.25Gbps；系統(tǒng)兼容性高，不同廠家間系統(tǒng)可實(shí)現(xiàn)模塊間交叉互換；總線分離，根據(jù)系統(tǒng)中總線功能性差異細(xì)分總線類型；設(shè)計(jì)靈活性強(qiáng)，可針對(duì)不同系統(tǒng)需求進(jìn)行多種拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)。

關(guān)鍵詞 OpenVPX；數(shù)字集群；傳輸帶寬；系統(tǒng)通用性

中圖分類號(hào)：TN911 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671-7597（2014）10-0044-03

隨著現(xiàn)代通信技術(shù)的不斷發(fā)展，數(shù)字集群通信系統(tǒng)正在逐漸向數(shù)字化，寬帶化邁進(jìn)，對(duì)系統(tǒng)的用戶帶寬，用戶數(shù)量，通信實(shí)時(shí)性以及系統(tǒng)通用性等方面都有著越來(lái)越高的需求，對(duì)系統(tǒng)的處理性能，總線架構(gòu)提出了更加困難的挑戰(zhàn)[1]。

相對(duì)于系統(tǒng)平臺(tái)處理器的不斷更新，系統(tǒng)的總線架構(gòu)一直處于更新緩慢且雜亂無(wú)章的狀態(tài)。

一些廠商依舊在使用上一代的并行總線標(biāo)準(zhǔn)，還有廠商雖然使用的是串行總線標(biāo)準(zhǔn)，但總線類型卻是低速的串行總線，例如10Base-T或100Base-TX，完全不能達(dá)到系統(tǒng)對(duì)傳輸帶寬和實(shí)時(shí)性的要求。而且，不同的廠商有著不同的自定義總線架構(gòu)，系統(tǒng)模塊之間完全無(wú)法實(shí)現(xiàn)通用互換，對(duì)系統(tǒng)的維修性與保障性造成了很大的困難。由上可知，總線架構(gòu)的更新和統(tǒng)一成為了制約數(shù)字集群發(fā)展的一個(gè)重要因素。

VPX總線架構(gòu)是一種高速串行總線架構(gòu)，具有傳輸帶寬高，通用性強(qiáng)，設(shè)計(jì)靈活性高，可靠性高等特點(diǎn)，目前已廣泛應(yīng)用于各國(guó)通用通信設(shè)備中。OpenVPX是VITA組織在VPX總線標(biāo)準(zhǔn)的基礎(chǔ)上推出的新一代總線標(biāo)準(zhǔn)。本文將主要研究OpenVPX在數(shù)字集群通信系統(tǒng)中的應(yīng)用。

1 OpenVPX總線標(biāo)準(zhǔn)

OpenVPX總線標(biāo)準(zhǔn)是VITA組織在2010年更新的最新一代的總線標(biāo)準(zhǔn)，對(duì)VPX總線中沒(méi)有定義的P2-P6連接器進(jìn)行了詳細(xì)的管腳定義，并且重新定義了系統(tǒng)架構(gòu)，將系統(tǒng)架構(gòu)分為了4大類——機(jī)架架構(gòu)、背板架構(gòu)、槽位架構(gòu)和模塊架構(gòu)[2]。所有的架構(gòu)中，都可以根據(jù)板卡尺寸分為3U和6U兩種。

其中，機(jī)架架構(gòu)主要定義了機(jī)架的結(jié)構(gòu)類型和輸入電源，模塊的散熱方式，背板的供電電壓與槽位數(shù)量等參數(shù)。背板架構(gòu)共分為兩級(jí)，第一級(jí)定義了槽位類型、通信通道的拓?fù)浣Y(jié)構(gòu)以及對(duì)應(yīng)的模塊架構(gòu)等等，第二級(jí)定義了結(jié)構(gòu)參數(shù)、對(duì)應(yīng)的槽位架構(gòu)以及通道波特率等，以3U背板為例，具體見(jiàn)圖1。在背板架構(gòu)中，根據(jù)應(yīng)用將所有總線分為5個(gè)層，分別是公用層、數(shù)據(jù)層、控制層、擴(kuò)展層以及管理層，以背板架構(gòu)BKP3-CEN06-15.2.2-1為例，具體見(jiàn)圖2。槽位架構(gòu)根據(jù)槽位的功能特性進(jìn)行了劃分，可分為負(fù)載槽位，交換槽位以及外設(shè)槽位等類型，每一種類型的槽位又根據(jù)各應(yīng)用層總線通道類型、數(shù)量的不同劃分為多種架構(gòu)，每一種架構(gòu)中都對(duì)已用連接器的管腳進(jìn)行了嚴(yán)格的定義。模塊架構(gòu)中主要定義了各功能層總線的詳細(xì)類型，如SRIO、1000Base-T以及PCIe等。

每一種架構(gòu)對(duì)應(yīng)唯一的架構(gòu)號(hào)，可根據(jù)架構(gòu)號(hào)在OpenVPX標(biāo)準(zhǔn)中進(jìn)行查詢并最終確定架構(gòu)對(duì)應(yīng)的各項(xiàng)參數(shù)。

注：①代表背板架構(gòu)的第一分級(jí)

②代表背板架構(gòu)的第二分級(jí)

圖1 3U背板架構(gòu)分級(jí)

注：FP-8組差分對(duì)的通道寬度

TP-4組差分對(duì)的通道寬度

UTP-2組差分對(duì)的通道寬度

圖2 BKP3-CEN06-15.2.2-1背板架構(gòu)拓?fù)鋱D

2 基于OpenVPX標(biāo)準(zhǔn)的集群通信處理平臺(tái)

2.1 原理概述

本文主要介紹一種工作帶寬為20 MHz的4載波寬帶數(shù)字集群通信系統(tǒng)。該系統(tǒng)的通信處理平臺(tái)采用最新的OpenVPX總線標(biāo)準(zhǔn)，原理框圖如圖3所示。

圖3 處理平臺(tái)原理框圖

其中，信道機(jī)由射頻收/發(fā)信道、功率放大器以及數(shù)字業(yè)務(wù)模塊組成，主要完成射頻信號(hào)接收與發(fā)射、功率放大、天線口功率檢測(cè)、基帶調(diào)制解調(diào)、信道編解碼、功率控制等功能；主控交換單元主要實(shí)現(xiàn)無(wú)線資源管理、設(shè)備管理、空口協(xié)議棧、系統(tǒng)時(shí)鐘同步以及外部接口接入與管理等功能。天饋單元包括合路器、分路器和雙工器三個(gè)模塊：合路器的主要功能是把四路從功放單元發(fā)送來(lái)的射頻信號(hào)合為一路射頻信號(hào)并經(jīng)過(guò)天線完成發(fā)射；雙工器接在天線下面，作用是將發(fā)射和接收用一根天線來(lái)實(shí)現(xiàn)；分路器的作用是將經(jīng)LNA放大的信號(hào)一分為四，分別作為基站四個(gè)信道單元的信號(hào)輸入。電源單元負(fù)責(zé)為整個(gè)平臺(tái)提供供電電壓。

2.2 基于OpenVPX標(biāo)準(zhǔn)的總線設(shè)計(jì)

首先，根據(jù)通信平臺(tái)的結(jié)構(gòu)、供電和散熱等要求定義機(jī)架架構(gòu)，具體的架構(gòu)號(hào)為——CHAS6-RCK-10-1PA-A-5VH-N-BKP6-CEN10-11.2.6n，，下面對(duì)此架構(gòu)號(hào)進(jìn)行詳細(xì)的釋。

1）CHAS——標(biāo)準(zhǔn)開(kāi)發(fā)機(jī)架；

2）6——6U板卡結(jié)構(gòu)；

3）RCK——19英寸標(biāo)準(zhǔn)機(jī)架；

4）10——10槽位；

5）1PA——220 V交流電（50 Hz）；

6）A——?dú)饫渖幔?/p>

7）5VH——背板5 V集中供電；

8）N——無(wú)機(jī)架管理器；

9）BKP6-CEN10-11.2.6-n——背板架構(gòu)號(hào)。

在確定了機(jī)架架構(gòu)的同時(shí)也定義了背板架構(gòu)號(hào)的第一分級(jí)，其中的CEN代表集中式的拓?fù)浣Y(jié)構(gòu)。通過(guò)各層總線波特率的不同要求定義n，最后確定的背板架構(gòu)號(hào)為BKP6-CEN10-11.2.6-3，拓?fù)浣Y(jié)構(gòu)如圖4所示。endprint

由圖4所知，處理平臺(tái)采用雙星型拓?fù)浣Y(jié)構(gòu)10槽位背板，其中4個(gè)負(fù)載槽位為信道機(jī)，另外4個(gè)負(fù)載槽位為備用擴(kuò)展，1個(gè)交換槽位用于主控交換單元，另一個(gè)為備用擴(kuò)展，這樣不僅可以豐富處理平臺(tái)的擴(kuò)展性，也可以實(shí)現(xiàn)平臺(tái)的冗余備份功能。每一種背板架構(gòu)都有對(duì)應(yīng)的槽位架構(gòu)和模塊架構(gòu)。BKP6-CEN10-11.2.6-3對(duì)應(yīng)的槽位架構(gòu)按功能性可分為SLT6-PAY-4F1Q2U2T-10.2.1和SLT6-SWH-16U20F-10.4.2，如圖5所示。

圖5中①為負(fù)載槽位的架構(gòu)概覽，②為交換槽位的架構(gòu)概覽。由圖可知各功能層總線寬度以及連接器的基本定義，例如，①中數(shù)據(jù)層總線寬度為4 Fat Pipes（每個(gè)Fat Pipes代表8組差分對(duì)），并且全部分布在連接器J1中。

圖4 BKP6-CEN10-11.2.6-3背板架構(gòu)拓?fù)鋱D

①SLT6-PAY-4F1Q2U2T-10.1 ②SLT6-SWH-16U20F-10.4.2

圖5 槽位架構(gòu)概覽

BKP6-CEN10-11.2.6-3對(duì)應(yīng)的負(fù)載模塊和交換模塊架構(gòu)分別為MOD6-PAY-4F1Q2U2T-12.2.1-n和MOD6-SWH-16U20F-12.4.2-n。根據(jù)平臺(tái)的設(shè)計(jì)需求最終選擇MOD6-PAY-4F1Q2U2T-12.2.1-12和MOD6-SWH-16U20F-12.4.2-9，兩種模塊架構(gòu)對(duì)應(yīng)的總線類型如表1所示。

表1 模塊架構(gòu)總線類型

架構(gòu)名稱 控制層總線 擴(kuò)展層總線 數(shù)據(jù)層總線

MOD6-PAY-4F1Q2U2T-12.2.1-12 1000BASE-BX/ 1000BASE-T PCIe Gen 2 SRIO 2.1 at 6.25 Gbaud

MOD6-SWH-16U20F-12.4.2-9 1000BASE-BX — SRIO 2.1 at 6.25 Gbaud

確定了機(jī)架架構(gòu)，背板結(jié)構(gòu)，槽位架構(gòu)與模塊架構(gòu)之后，相當(dāng)于已經(jīng)完成了OpenVPX總線標(biāo)準(zhǔn)的引用。但是，在實(shí)際設(shè)計(jì)過(guò)程中還是要注意遵守VPX標(biāo)準(zhǔn)關(guān)于板卡尺寸，結(jié)構(gòu)尺寸，散熱以及電源設(shè)計(jì)等各方面的要求[3]。

2.3 主要單元模塊設(shè)計(jì)

在設(shè)計(jì)平臺(tái)各單元模塊的硬件電路時(shí)要完全遵守OpenVPX總線標(biāo)準(zhǔn)的各種要求，包括總線類型、速率、以及管腳分配等。本文以主控交換單元為例進(jìn)行介紹。

在主控交換單元中，不僅要滿足控制層千兆以太網(wǎng)和數(shù)據(jù)層RapidIO 2.1（6.25Gbaud）的交換功能，還要滿足處理大量業(yè)務(wù)數(shù)據(jù)和控制數(shù)據(jù)的能力，具體的設(shè)計(jì)框圖如圖6所示。

圖6 主控交換單元

主控交換單元的處理芯片采用Freescale公司的一款雙核通信處理器，運(yùn)行頻率最高可達(dá)1.2 GHz，支持Serial RapidIO、PCIe、SGMII、USB、增強(qiáng)型三速以太網(wǎng)Ethernet、SPI、UART、I2C、GPIO等接口。千兆以太網(wǎng)交換芯片采用博通公司的一款8+1端口交換芯片，該芯片應(yīng)用成熟，解決方案豐富，其中8個(gè)Serdes/SGMII端口用作與8個(gè)負(fù)載模塊的控制層總線連接，1個(gè)GMII端口用作與處理器的數(shù)據(jù)交換。高速串行總線RapidIO交換芯片選用IDT公司的一款16端口交換芯片，單端口最大帶寬為20Gbps，總帶寬可達(dá)到80Gbps，支持Level Ⅰ等級(jí)下的1.25G、2.5G、3.25Gbaud和Level Ⅱ等級(jí)下的5G、6.25Gbaud共5種速率選擇，最大支持16路1×模式或4路4×模式，其中9路1×模式端口與8個(gè)負(fù)載模塊和1個(gè)交換模塊的數(shù)據(jù)層總線連接，1路4×模式端口用作與處理器的數(shù)據(jù)交換，完全滿足本方案中對(duì)數(shù)據(jù)總線的各項(xiàng)要求。

由圖6所示，主控交換單元的設(shè)計(jì)不僅滿足了數(shù)字集群系統(tǒng)中的各項(xiàng)功能需求，也滿足了OpenVPX總線標(biāo)準(zhǔn)的各項(xiàng)要求。

2.4 信號(hào)完整性設(shè)計(jì)

在本方案中，單通道數(shù)據(jù)傳輸速率最高可達(dá)6.25Gbps，而隨著傳輸速率的變高以及器件尺寸的減小，阻抗匹配、串?dāng)_以及EMI等信號(hào)完整性問(wèn)題成為高速電路設(shè)計(jì)時(shí)必須要考慮的問(wèn)題，RapidIO和SGMII接口芯片內(nèi)部做了100歐姆的阻抗匹配，但在電路設(shè)計(jì)時(shí)還需在每一對(duì)發(fā)送接收鏈路上加一個(gè)75-200nF的電容，目的是實(shí)現(xiàn)線路上的交流耦合和直流阻隔。主控單元的DDR2設(shè)計(jì)時(shí)，需要在地址、數(shù)據(jù)和時(shí)鐘信號(hào)線的接收端加入并聯(lián)阻抗匹配，這種匹配的好處是不會(huì)影響信號(hào)的邊沿速率。其他的數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)也分別用到了發(fā)送端串聯(lián)匹配和接收端阻容并聯(lián)匹配等阻抗匹配的方法。

控制高速電路設(shè)計(jì)中的串?dāng)_問(wèn)題主要有兩種方法。一種是在PCB布線時(shí)注意信號(hào)線之間的間距和平行走線的長(zhǎng)度，即3W原則（兩相鄰信號(hào)線的中心距不少于信號(hào)線寬度的3倍）。另一種是降低信號(hào)的邊沿速率，信號(hào)的邊沿速率過(guò)高不僅會(huì)引起串?dāng)_問(wèn)題，還會(huì)產(chǎn)生EMI問(wèn)題，降低邊沿速率可以通過(guò)設(shè)置高速芯片（如DDR等）內(nèi)部的寄存器完成[4]。

在PCB設(shè)計(jì)時(shí)，使用了Allegro PCB SI工具對(duì)高速電路的串?dāng)_和反射進(jìn)行了前仿真和后仿真，參考仿真結(jié)果完成器件的布局和信號(hào)線的布線，有效的避免了信號(hào)完整性問(wèn)題[5]。

3 性能分析

3.1 處理性能分析

處理性能是指綜合交換單元的處理器性能（即每秒處理指令能力）和處理器與交換芯片間的總線帶寬。其中，處理器的性能如表2所示。

表2 處理器的性能分析

內(nèi)核名稱 內(nèi)核數(shù)量 運(yùn)行頻率 單位頻率性能 處理器性能

e500 2 1.2 GHz 2.4 Mips/MHz 5760Mips

處理器與交換芯片間的總線帶寬如表3所示。

表3 處理器與交換芯片間的總線帶寬endprint

接口類型 單通道速率 總線帶寬

4×RapidIO 3.125Gbit/s 12.5G Gbit/s

GMII 1.25Gbit/s 1.25Gbit/s

由表2和表3可知，處理器的最高性能可達(dá)5760Mips，約為普遍集群處理平臺(tái)的7-9倍；處理器與交換芯片間的總線帶寬為13.75Gbps，約為普遍集群處理平臺(tái)的10-11倍。

3.2 傳輸性能分析

傳輸性能分為數(shù)據(jù)層傳輸性能、控制層傳輸性能和擴(kuò)展層傳輸性能，具體如表4所示。

表4 各應(yīng)用層傳輸帶寬

應(yīng)用層 接口類型 單通道速率 通道數(shù) 總線帶寬

數(shù)據(jù)層 1×RapidIO 6.25Gbit/s 2 12.5G Gbit/s

控制層 SGMII 1.25Gbit/s 2 2.5Gbit/s

擴(kuò)展層 PCIe 5Gbit/s 1 5Gbit/s

由表4所知，數(shù)據(jù)層的傳輸帶寬為12.5Gbps，控制層的傳輸帶寬為2.5Gbps，擴(kuò)展層的傳輸帶寬為5Gbps，每一層的傳輸帶寬均比普通集群處理平臺(tái)的帶寬有了數(shù)量級(jí)的提升。

4 結(jié)論

本文在OpenVPX總線標(biāo)準(zhǔn)協(xié)議的基礎(chǔ)上，設(shè)計(jì)了一種新型的數(shù)字集群通信處理平臺(tái)，在提高了處理性能和傳輸性能的同時(shí)，增強(qiáng)了設(shè)備的設(shè)計(jì)靈活性和可靠性。這種數(shù)字集群通信處理平臺(tái)打破了不同廠商之間的通用性壁壘，實(shí)現(xiàn)了任意模塊的通用互換，增加了設(shè)備的維修性和保障性，提高了使用價(jià)值和商業(yè)價(jià)值，未來(lái)將更加廣泛的應(yīng)用到公安、消防、地鐵等專用網(wǎng)絡(luò)領(lǐng)域。

參考文獻(xiàn)

[1]徐曉濤，等.數(shù)字集群移動(dòng)通信系統(tǒng)原理與應(yīng)用[M].北京：人民郵電出版社，2008.

[2]ANSI/VITA65-2010， Open VPXTM System Specification[S].2010.

[3]ANSI/VITA46.0-2007，American National Standard for VPX Baseline Standard [S].2007.

[4]王劍宇，蘇穎.高速電路設(shè)計(jì)實(shí)踐[M].北京：電子工業(yè)出版社，2010.

[5]周潤(rùn)景，袁偉亭.Cadene 高速電路板設(shè)計(jì)與仿真[M].北京：電子工業(yè)出版社，2006.

作者簡(jiǎn)介

關(guān)志華（1986-），男，工程師，主要從事數(shù)字集群系統(tǒng)的硬件設(shè)計(jì)與開(kāi)發(fā)。

賈福山（1983-）男，工程師，主要從事寬帶數(shù)字信號(hào)處理平臺(tái)的設(shè)計(jì)工作。endprint

接口類型 單通道速率 總線帶寬

4×RapidIO 3.125Gbit/s 12.5G Gbit/s

GMII 1.25Gbit/s 1.25Gbit/s

由表2和表3可知，處理器的最高性能可達(dá)5760Mips，約為普遍集群處理平臺(tái)的7-9倍；處理器與交換芯片間的總線帶寬為13.75Gbps，約為普遍集群處理平臺(tái)的10-11倍。

3.2 傳輸性能分析

傳輸性能分為數(shù)據(jù)層傳輸性能、控制層傳輸性能和擴(kuò)展層傳輸性能，具體如表4所示。

表4 各應(yīng)用層傳輸帶寬

應(yīng)用層 接口類型 單通道速率 通道數(shù) 總線帶寬

數(shù)據(jù)層 1×RapidIO 6.25Gbit/s 2 12.5G Gbit/s

控制層 SGMII 1.25Gbit/s 2 2.5Gbit/s

擴(kuò)展層 PCIe 5Gbit/s 1 5Gbit/s

由表4所知，數(shù)據(jù)層的傳輸帶寬為12.5Gbps，控制層的傳輸帶寬為2.5Gbps，擴(kuò)展層的傳輸帶寬為5Gbps，每一層的傳輸帶寬均比普通集群處理平臺(tái)的帶寬有了數(shù)量級(jí)的提升。

4 結(jié)論

本文在OpenVPX總線標(biāo)準(zhǔn)協(xié)議的基礎(chǔ)上，設(shè)計(jì)了一種新型的數(shù)字集群通信處理平臺(tái)，在提高了處理性能和傳輸性能的同時(shí)，增強(qiáng)了設(shè)備的設(shè)計(jì)靈活性和可靠性。這種數(shù)字集群通信處理平臺(tái)打破了不同廠商之間的通用性壁壘，實(shí)現(xiàn)了任意模塊的通用互換，增加了設(shè)備的維修性和保障性，提高了使用價(jià)值和商業(yè)價(jià)值，未來(lái)將更加廣泛的應(yīng)用到公安、消防、地鐵等專用網(wǎng)絡(luò)領(lǐng)域。

參考文獻(xiàn)

[1]徐曉濤，等.數(shù)字集群移動(dòng)通信系統(tǒng)原理與應(yīng)用[M].北京：人民郵電出版社，2008.

[2]ANSI/VITA65-2010， Open VPXTM System Specification[S].2010.

[3]ANSI/VITA46.0-2007，American National Standard for VPX Baseline Standard [S].2007.

[4]王劍宇，蘇穎.高速電路設(shè)計(jì)實(shí)踐[M].北京：電子工業(yè)出版社，2010.

[5]周潤(rùn)景，袁偉亭.Cadene 高速電路板設(shè)計(jì)與仿真[M].北京：電子工業(yè)出版社，2006.

作者簡(jiǎn)介

關(guān)志華（1986-），男，工程師，主要從事數(shù)字集群系統(tǒng)的硬件設(shè)計(jì)與開(kāi)發(fā)。

賈福山（1983-）男，工程師，主要從事寬帶數(shù)字信號(hào)處理平臺(tái)的設(shè)計(jì)工作。endprint

接口類型 單通道速率 總線帶寬

4×RapidIO 3.125Gbit/s 12.5G Gbit/s

GMII 1.25Gbit/s 1.25Gbit/s

由表2和表3可知，處理器的最高性能可達(dá)5760Mips，約為普遍集群處理平臺(tái)的7-9倍；處理器與交換芯片間的總線帶寬為13.75Gbps，約為普遍集群處理平臺(tái)的10-11倍。

3.2 傳輸性能分析

傳輸性能分為數(shù)據(jù)層傳輸性能、控制層傳輸性能和擴(kuò)展層傳輸性能，具體如表4所示。

表4 各應(yīng)用層傳輸帶寬

應(yīng)用層 接口類型 單通道速率 通道數(shù) 總線帶寬

數(shù)據(jù)層 1×RapidIO 6.25Gbit/s 2 12.5G Gbit/s

控制層 SGMII 1.25Gbit/s 2 2.5Gbit/s

擴(kuò)展層 PCIe 5Gbit/s 1 5Gbit/s

由表4所知，數(shù)據(jù)層的傳輸帶寬為12.5Gbps，控制層的傳輸帶寬為2.5Gbps，擴(kuò)展層的傳輸帶寬為5Gbps，每一層的傳輸帶寬均比普通集群處理平臺(tái)的帶寬有了數(shù)量級(jí)的提升。

4 結(jié)論

本文在OpenVPX總線標(biāo)準(zhǔn)協(xié)議的基礎(chǔ)上，設(shè)計(jì)了一種新型的數(shù)字集群通信處理平臺(tái)，在提高了處理性能和傳輸性能的同時(shí)，增強(qiáng)了設(shè)備的設(shè)計(jì)靈活性和可靠性。這種數(shù)字集群通信處理平臺(tái)打破了不同廠商之間的通用性壁壘，實(shí)現(xiàn)了任意模塊的通用互換，增加了設(shè)備的維修性和保障性，提高了使用價(jià)值和商業(yè)價(jià)值，未來(lái)將更加廣泛的應(yīng)用到公安、消防、地鐵等專用網(wǎng)絡(luò)領(lǐng)域。

參考文獻(xiàn)

[1]徐曉濤，等.數(shù)字集群移動(dòng)通信系統(tǒng)原理與應(yīng)用[M].北京：人民郵電出版社，2008.

[2]ANSI/VITA65-2010， Open VPXTM System Specification[S].2010.

[3]ANSI/VITA46.0-2007，American National Standard for VPX Baseline Standard [S].2007.

[4]王劍宇，蘇穎.高速電路設(shè)計(jì)實(shí)踐[M].北京：電子工業(yè)出版社，2010.

[5]周潤(rùn)景，袁偉亭.Cadene 高速電路板設(shè)計(jì)與仿真[M].北京：電子工業(yè)出版社，2006.

作者簡(jiǎn)介

關(guān)志華（1986-），男，工程師，主要從事數(shù)字集群系統(tǒng)的硬件設(shè)計(jì)與開(kāi)發(fā)。

賈福山（1983-）男，工程師，主要從事寬帶數(shù)字信號(hào)處理平臺(tái)的設(shè)計(jì)工作。endprint