呂 杰，劉林海，李 哲，曹 純

(中國電子科技集團公司第五十四研究所，河北石家莊050081)

0 引言

隨著無線技術(shù)的快速發(fā)展，單芯片CMOS收發(fā)機已經(jīng)商用化了。在硅CMOS、GaAs、異質(zhì)結(jié)和SiGe等眾多工藝中，雖然CMOS的高頻性能和噪聲性能不是最好，但是由于它的工藝最為成熟、成本最低和功耗最小，并且隨著集成電路工藝水平的提供，其特征尺寸不斷減小，深亞微米CMOS工藝的特征頻率已經(jīng)達(dá)到 50 GHz以上［1］。

由于摩爾定律，隨著工藝的不斷進步，線寬進一步減小，晶體管能夠工作的截止頻率不斷提高，因此CMOS射頻功率放大器越來越多地采用CMOS工藝實現(xiàn)［2］。深亞微米工藝中低的擊穿電壓是設(shè)計中需要考慮的一個重要因素。低的擊穿電壓限制了柵漏電壓，從而使得晶體管的供電電壓受限，因此限制了功率放大器的輸出功率［3］。提高功率放大器的線性度以及功率附加效率成為功率放大器的關(guān)鍵技術(shù)，也是功率放大器研究重點和熱點。

當(dāng)今世界商用的射頻設(shè)計技術(shù)，尤其是CMOS功率放大器核心設(shè)計技術(shù)一直掌控在國外為數(shù)不多的大公司手中，這嚴(yán)重限制了我國信息產(chǎn)業(yè)的發(fā)展。本文基于RF CMOS工藝進行功率放大器的設(shè)計，采用雙反饋結(jié)構(gòu)實現(xiàn)高功率輸出和高的功率附加效率，可以將射頻及基帶芯片單片集成在一顆芯片中，有助于實現(xiàn)射頻基帶芯片的一體化設(shè)計，降低設(shè)計及封裝成本。因此基于CMOS工藝的射頻功率放大器研究對于打破國外技術(shù)壟斷、降低芯片成本具有重要的應(yīng)用價值和現(xiàn)實意義［4］。

1 結(jié)構(gòu)分析

功率放大器按照工作狀態(tài)可分為線性和非線性2類，其中線性功率放大器主要有:A、B、AB和C四種類型，它們的主要差別是柵極偏置條件不同，這類放大器有相對不錯的線性度，效率也可以達(dá)到較好的水平［5］。非線性功率放大器主要有D、E和F三類，這類放大器的輸出功率比較高，但是線性度相對較差。B類放大器的效率明顯高于A類放大器，實際中它的典型效率一般為60%。對于 AB類功率放大器，晶體管在大半個周期內(nèi)處于導(dǎo)通狀態(tài)，其導(dǎo)通角在180°～360°。當(dāng)驅(qū)動電壓幅度減小時，晶體管導(dǎo)通角增加，使得輸出電流的直流成分、基頻成分都會減小，在負(fù)載阻抗保持不變時，輸出電壓的幅度也會成比例減小，導(dǎo)致輸出功率下降［6］。概括地說，AB類功率放大器的線性度要比A類差，但是比B類要好，而效率比A類好，但比B類差。由于它兼顧了線性度和效率，所以在實踐中得到廣泛應(yīng)用［7］。

本文是基于SMIC 0.18 μm RF CMOS工藝設(shè)計一款高線性度和高功率的功率放大器，隨著CMOS工藝的發(fā)展，其供電電壓逐漸降低，這就對高功率功率放大器的設(shè)計提出了一定的要求，在SMIC 0.18 μm RF CMOS工藝中，最高供電電壓為3．3 V，在負(fù)載阻抗為50 Ω時其最大輸出功率僅為

此時輸出功率約為0.108 9 W(約20 dBm)，距離目標(biāo)設(shè)計的23 dBm(約為0.199 mW)的最大輸出功率尚有一定的差距，此時電源電壓已經(jīng)是該工藝提供的最大工作電壓，因此必須進行阻抗變換，變換后的電阻最大值為:

在實際電路中，由于存在一些不可避免的功耗損失，如晶體管上的電壓降以及互連線上的損耗。因此，在實際設(shè)計中可以根據(jù)仿真情況看該輸出阻抗是否滿足設(shè)計要求。當(dāng)輸出功率小于所希望的值時，那么變換后的電阻還需要更?。?］。若輸出功率超過了應(yīng)滿足的值，那么變換后的電阻可以加大以提高效率。對于CMOS PA的設(shè)計，效率和線性度是2個非常關(guān)鍵的指標(biāo)。根據(jù)以上分析，本文功率放大器采用2級放大，AB類工作:驅(qū)動級采用自偏置的共源共柵結(jié)構(gòu)，不僅可以提高增益，增加反向隔離，而且能有效緩解柵氧擊穿和熱載流子效應(yīng)帶來的可靠性問題;功率級利用厚柵器件，從而可以在更高的電壓下工作以提高輸出功率［9］。

2 電路設(shè)計

根據(jù)PA的指標(biāo)要求，綜合考慮到效率和線性度，本文提出一種雙負(fù)反饋結(jié)構(gòu)的AB類的PA，如圖1所示。

圖1 雙負(fù)反饋CMOS功率放大器

射頻放大器包括2級:驅(qū)動級和功率輸出級，級聯(lián)后增益可以大于23 dB。AB類的結(jié)構(gòu)，使得功率附加效率可以在35%以上。工作在2.4 GHz頻段上，分別在PA的輸入、2級之間、PA的輸出設(shè)計匹配網(wǎng)絡(luò)，容易實現(xiàn)3 dB帶寬不低于200 MHz，其中輸出匹配網(wǎng)絡(luò)將50 Ω的天線阻抗變換到一個更小的阻抗，便于輸出大的功率;驅(qū)動級和功率輸出級之間的阻抗變換網(wǎng)絡(luò)將功率輸出級的輸入阻抗變換到更大的阻抗，使驅(qū)動級得到一個高的增益;輸入匹配網(wǎng)絡(luò)將驅(qū)動級的輸入阻抗匹配到50 Ω，減小輸入反射系數(shù)。

其中，M4采用厚柵MOS管設(shè)計，用于輸出大功率;M1～M3采用薄柵MOS管設(shè)計。一條反饋路徑在第1級的輸入和第2級的輸入之間，由一個可變電容CA和電容C1構(gòu)成，這個反饋路徑抑制二次諧波，進而提高PA的線性度;另一條反饋路徑由電容C2和C3構(gòu)成，將共柵極放大管M2和M4的柵極相連。這樣一來，耦合到M4柵極的信號經(jīng)180°相移后反饋到M2的柵極，這個信號和M2管源極和漏極的信號變換在相位上一致，使得M2和M4這2個共柵管的柵源、柵漏電壓的變化減小，進而減小非線性。因此，可以實現(xiàn)輸出1 dB壓縮點不小于23 dBm。M1～M4均采用多個管子并聯(lián)構(gòu)成，通過開關(guān)進行切換。通過SPI總線來控制M1～M4，每個開關(guān)由一個主開關(guān)管和一個輔助管構(gòu)成，確保能有效地打開和關(guān)斷:主開關(guān)管控制柵極偏壓和柵極直接的通斷，輔助管在柵極關(guān)斷時將柵極接到地，以確保完全關(guān)斷。這樣一來，就能實現(xiàn)在SPI接口的3 bit控制下，功率調(diào)整范圍18～23 dBm。

功率放大器版圖如圖 2所示，采用 SMIC 0.18 μm RF CMOS工藝，占用芯片面積0.9 mm×0.9 mm，其中左半部分為偏置電路，右半部分為功率放大器核心電路，芯片外圍由P襯底和N襯底構(gòu)成的保護環(huán)環(huán)繞，用來減小功率放大器與其他模塊間的干擾。

圖2 功率放大器版圖

3 仿真結(jié)果

功率放大器功率增益隨輸出功率變化曲線如圖3所示，由圖3可以看出，在不同工藝角下，功率放大器的功率增益均大于24 dB，功率增益壓縮點均大于23 dBm。

圖3 功率放大器功率增益隨輸出功率變化曲線

功率放大器另一個重要指標(biāo)是對功率附加效率(PAE)的要求，功率放大器PAE后仿真結(jié)果如圖4所示。由圖4可以看出，在不同工藝角下，功率放大器的峰值附加效率均大于40%。在工藝角為ff，環(huán)境溫度為－45°時，功率放大器的峰值附加效率甚至達(dá)45%。

在輸入功率設(shè)定為0 dBm的條件下，在輸入信號頻率為1.8～3.2 G，不同輸入頻率下功率放大器的功率增益曲線如圖5所示，在后仿真環(huán)境下，由于寄生參數(shù)的影響，放大器的頻帶明顯變窄，其帶寬由前仿真的500 MHz減小到400 MHz，這個主要是由于高頻下寄生電容等參數(shù)等影響，使得其帶寬減小，該指標(biāo)依然滿足系統(tǒng)對帶寬的要求。

圖4 附加效率(PAE)隨輸入功率變化曲線

圖5 功率放大器功率增益隨頻率變化曲線

功率放大器輸入端口設(shè)計為50 Ω輸入阻抗，對功率放大器作S參數(shù)掃描，得到其輸入反射系數(shù)S11，用來衡量其輸入阻抗匹配特性，其結(jié)果如圖6所示。

圖6 輸入反射系數(shù)隨頻率變化曲線

其中實線為前仿真結(jié)果，虛線為后仿真結(jié)果，與增益特性曲線相類似，后仿真結(jié)果與前仿真結(jié)果相比帶寬明顯變窄，但是在要求的2.0～3.0 GHz，S11＜－15 dB，能夠滿足設(shè)計要求。

4 結(jié)束語

基于2.4 GHz無線接入方式的應(yīng)用，采用SMIC 0.18 μm RF CMOS工藝，實現(xiàn)了2級功率放大器從結(jié)構(gòu)選擇、電路、版圖及后仿真等方面的研究和設(shè)計。結(jié)果表明，功率放大器在功率輸出、線性度及附加效率方面都取得了較好的性能，后仿真結(jié)果表明，電路在工作頻率范圍內(nèi)，功率增益為24 dB，輸出1 dB壓縮點為23 dBm，峰值功率附加效率為40%。對于基于CMOS工藝的功率放大器設(shè)計具有一定的參考價值。

［1］ LARSON L E．Integrated Circuit Technology Options for RFIC’s-present Status and Future Directions［J］．IEEE J Sol Sta Circ，1998，33(3):387－399．

［2］ 張國燕，黃 入，張 興，等．CMOS射頻集成電路的研究進展［J］．微電子學(xué)，2004，34(4):377－382．

［3］ 龍 強，吳玉廣．射頻CMOS功率放大器的研究與應(yīng)用［D］．西安:西安電子科技大學(xué)碩士畢業(yè)論文，2007:9－13．

［4］ 徐 謙，劉太君，葉 焱，等．可重構(gòu)多波段射頻功率放大器設(shè)計［J］．無線電通信技術(shù)，2014，40(3):61－64．

［5］ KANG J，YU D．Highly Linear 0．18um CMOS Power Amplifier with Deep n-Well Structure［J］．IEEE JSSC，2006，41(5):1 073－1 079

［6］ CHRISTIAN F．A ComprehensiveAnalysisofIMD Behavior in RF CMOS Power Amplifiers［J］．IEEE JSSC，2004，39(1):24－34．

［7］ 張書敬．SiC寬帶功率放大器模塊設(shè)計分析［J］．無線電工程，2011，41(5):39－42．

［8］ 殷素杰，杜 浩．射頻功率放大器的寬帶匹配設(shè)計［J］．無線電工程，2013，43(2):48－51．

［9］ 劉傳洋，藍(lán)永海．L頻段高效功率放大器設(shè)計［J］．無線電工程，2014，44(4):47－49，61．