基于BiSS-C協(xié)議的編碼器接口技術(shù)及在伺服驅(qū)動系統(tǒng)中的應(yīng)用

■大連光洋科技工程有限公司 （ 遼寧　116600） 商懷昊 韓基鵬 肖 鵬 李德爽

基于BiSS-C協(xié)議的編碼器接口技術(shù)及在伺服驅(qū)動系統(tǒng)中的應(yīng)用

■大連光洋科技工程有限公司 （ 遼寧116600） 商懷昊 韓基鵬 肖 鵬 李德爽

摘要：本文論述了BiSS-C協(xié)議的內(nèi)容和傳輸方式，并通過FPGA編程來實現(xiàn)其接口的開發(fā)，并在伺服驅(qū)動系統(tǒng)中加以驗證。

BiSS（Bidirecti on al Synchronous Serial）協(xié)議是一種由德國IC-Haus公司提出的新型可自由使用的開放式同步串行通信協(xié)議，使用該協(xié)議通信波特率可以達(dá)到10Mbps，達(dá)到RS422接口總線的波特率上限，是其他一些同類常用串行通信協(xié)議（如SSI，EnDat，Hiperface，起止式異步協(xié)議）的5倍以上。

目前，BiSS協(xié)議中BiSS-B運用最為廣泛，其中海德漢技術(shù)最為成熟，由于海德漢擁有自己的法律團隊，在對BiSS-B協(xié)議使用過程中，將一部分內(nèi)容申請專利，破壞了BiSS協(xié)議的開放性。歐洲法庭對海德漢BiSS專利性的定局是其他編碼器廠商最多可以開放性使用BiSS-B至2013年6月份。鑒于此事件，眾多編碼器廠商提出了BiSS-C協(xié)議。

BiSS - C協(xié)議在接口上與BiSS-B完全兼容，BiSS-C接口的特征是雙向同步通信。由于其協(xié)議設(shè)計為全數(shù)字連接，保證了通信傳輸?shù)陌踩院涂煽啃?。同時，其對硬件要求小、可大大節(jié)省安裝和維護的成本。BiSS-C是高速串行協(xié)議，適用于需要較高加速度、平穩(wěn)的速度控制、優(yōu)異的雙向重復(fù)性和超強的位置穩(wěn)定性的動態(tài)軸。BiSS-C協(xié)議已被廣泛地應(yīng)用于用于高精度位置控制的絕對位置式編碼器中。

本文將對BiSS - C協(xié)議進(jìn)行詳細(xì)的介紹，并將其在基于DSP+FPGA為主要架構(gòu)的大連光洋科技工程有限公司自主研發(fā)的伺服驅(qū)動系統(tǒng)中加以驗證。

1. BiSS-C接口的連接方式

（1）點對點模式：在點對點配置中，只有一個配有一個或多個從接口（傳感器）的設(shè)備連接到主控接口上。主控接口通過MA信號線將時鐘信號傳輸?shù)綇慕涌?。SL信號線將傳感器數(shù)據(jù)從第一個從接口（First Slave）直接傳送回主控接口。在點對點配置中，BiSS-C接口只有兩根單向差動信號線，其硬件與BiSS-B 和S S I接口完全兼容。在點對點配置中，最后一個從接口（Last Slave）的輸入信號SLI的輸入為“0”（見圖1）。

（2）總線模式：在總線配置中，所有設(shè)備均為鏈狀連接，每一個設(shè)備還可包含多個從接口。每個從接口有兩個端子（SLO和SLI），主控接口通過MA信號線向所有從接口提供時鐘信號，SLO和SLI線以鏈的形式連接主控接口和所有從接口（見圖2）。

圖1　BiSS-C協(xié)議點對點配置

圖2　BiSS-C協(xié)議總線配置

第一個從接口（First Slave）是指數(shù)據(jù)第一個傳輸?shù)街鹘涌诘膹慕涌?。它的輸出SLO直接連接

到主回路的SL信號線上。主接口的MO控制信號線與最后一個從接口（Last Slave）的輸入信號端子SLI相連。

在總線模式配置中，BiSS-C一個主控接口上所連接的從接口的數(shù)量是沒有限制的，而在BiSS-B的總線模式配置中，一個主控器最多只能連接8個從接口，可見BiSS-C協(xié)議比BiSS-B協(xié)議具有更好的發(fā)展前景。

2. BiSS-C協(xié)議通信模式

（1）傳感和驅(qū)動數(shù)據(jù)通信：BiSS幀：點對點模式的BiSS幀時序如圖3所示，當(dāng)空閑時，主控接口使MA保持高電平。SL線保持高電平表示從接口已準(zhǔn)備就緒。主接口通過開始在MA上傳輸時鐘脈沖來請求位置采集。MA的第二上升沿，從接口把SLO線設(shè)為低電平做出響應(yīng)。完成響應(yīng)（Ack）周期后，從接口通過SLO線將與時鐘同步的數(shù)據(jù)傳輸?shù)街鹘涌?，?dāng)所有數(shù)據(jù)都傳送完畢，Bi SS幀以超時為結(jié)束，主接口停下時鐘，在超時的時間內(nèi)MA線的狀態(tài)代表CDM位。

（2） 控制通信：BiSS-C協(xié)議通過多個周期的MA時鐘信號末尾掛載的CDM位來組成控制幀，從而實現(xiàn)控制通信和寄存器通訊功能，當(dāng)進(jìn)行以上兩種通信時，控制幀的起始位之前一定要至少持續(xù)保持14個CDM=“0”。①命令模式：在控制通信中，一個命令幀以一個開始位（S）和控制選擇位(CTS=0)開始，隨即發(fā)送8位IDS選擇從動地址，隨后發(fā)送CDM指令，并跟隨4位CRC校驗碼。②寄存器模式：從寄存器的讀寫權(quán)限的獲得需要設(shè)置控制幀的控制選擇位（CTS）為“1”；這里，主控接口發(fā)送從接口ID（3bit），緊隨寄存器地址（7bit）和4bit的CRC校驗碼，接下來的R和W字節(jié)決定了此幀是一個讀訪問（RW=“10”）還是寫訪問（RW=“01”）。當(dāng)進(jìn)行寫訪問時，隨后緊跟一個起始字節(jié)、8個數(shù)據(jù)字節(jié)、4bit的CRC校驗碼和一個終止位；當(dāng)進(jìn)行讀訪問時，隨后緊跟一個起始字節(jié)，12個“0”字節(jié)和一個終止位。具體時序如圖4～圖6所示。

圖3　BiSS幀（點對點配置）

圖4　命令幀

圖5　寄存器寫模式

圖6　寄存器讀模式

3. 基于BiSS-C協(xié)議的編碼器在伺服驅(qū)動系統(tǒng)中的驗證

（1）硬件平臺設(shè)計。實驗系統(tǒng)的架構(gòu)如圖7所示。實驗中所選用Bi SS-C協(xié)議編碼器為Renishaw的32bit圓光柵編碼器，接口電平轉(zhuǎn)換芯片選用TI公司的AM26C31 、AM26C32和SN74LVC244A來實現(xiàn)，F(xiàn)PGA選用ALTERA公司的Cyclone系列EP1C12Q240C8，DSP選用TI公司的TMS320F2812。

本設(shè)計將Bi SS-C協(xié)議的數(shù)據(jù)傳輸通過FPGA實現(xiàn)，圖8所示為設(shè)計中編碼器數(shù)據(jù)的讀寫時序，其中CDS位設(shè)置為“0”，Position位設(shè)置為32bit，CRC校驗碼為6bit。本設(shè)計中為了兼容不同廠家BiSS-C協(xié)議編碼器，將編碼器位置信息位數(shù)設(shè)為可配置，并且兼容BiSS-B和BiSS-C協(xié)議。

（2）實驗測試結(jié)果。圖9所示為BiSS-C協(xié)議編碼器實際傳輸波形，其中通道1為MA信號線波形，通道2為SL信號線波形，MA時鐘設(shè)置為5M，完成一次傳輸時間為12.5μs。

圖7　硬件系統(tǒng)設(shè)計框圖

最后，本實驗采用了大連光洋科技工程有限公司自主研發(fā)的GNC62數(shù)控系統(tǒng)驅(qū)動裝有BiSS-C協(xié)議編碼器的電動機，并對系統(tǒng)的隨動誤差進(jìn)行測量。圖10和圖11所示為采用BiSS-C協(xié)議編碼器后的機床位置軸的跟隨誤差，圖10表示給定速度為階躍信號時系

統(tǒng)的隨動誤差，圖11表示為給定速度為正弦信號時系統(tǒng)的隨動誤差。

圖8　點對點模式下編碼器BiSS-C協(xié)議接口時序圖

圖9　BiSS-C協(xié)議編碼器實際傳輸波形

圖10

圖11

4. 結(jié)語

基于BiSS-C協(xié)議精度高，傳輸速度快（循環(huán)發(fā)送周期短），安全可靠性高和安裝調(diào)試方便等優(yōu)點，BiSS-C協(xié)議具有其他通信協(xié)議不可比擬的優(yōu)勢。未來的工業(yè)控制領(lǐng)域內(nèi)，以BiSS-C協(xié)議為代表的高速雙向同步串行編碼器將會有越來越好的發(fā)展前景，必將會成為伺服驅(qū)動領(lǐng)域編碼器的主流產(chǎn)品。

參考文獻(xiàn)：

[1] BiSS application note：BiSS Interface PROTOCOL DESCRIPTION (C-Mode).

[2] RENISHAW apply innovation：BiSS C-mode （unidirectional）for RESOLUTE encoders.

[3] Clive“MAX” Maxfield. FPGA權(quán)威指南[M]. 北京：人民郵電出版社，2012.

收稿日期：（20150312）