畢坤

【摘要】 晶體管技術(shù)在許多領(lǐng)域都有十分重要的作用。22nm及以下級(jí)別的晶體管是當(dāng)前的晶體管技術(shù)的重點(diǎn)研究對(duì)象。本文對(duì)晶體管技術(shù)做了簡(jiǎn)單介紹，從IBM、Intel以及TSMC等方面深入分析了晶體管技術(shù)的領(lǐng)域趨勢(shì)，以期對(duì)相關(guān)工作起到一定指導(dǎo)作用。

【關(guān)鍵詞】 晶體管技術(shù) IBM Intel TSMC 領(lǐng)域趨勢(shì)

晶體管在電子電氣行業(yè)運(yùn)用十分廣泛，對(duì)相關(guān)行業(yè)的進(jìn)步發(fā)展起到了積極的推動(dòng)作用。晶體管的分類眾多，不同的技術(shù)能夠制造出不同功能、不同用途的晶體管。只有對(duì)晶體管技術(shù)的領(lǐng)域趨勢(shì)形成深刻認(rèn)識(shí)，才能在實(shí)際工作中有所側(cè)重，促進(jìn)相關(guān)技術(shù)不斷進(jìn)步。

一、晶體管技術(shù)

從基本性質(zhì)而言，晶體管屬于半導(dǎo)體元器件，能夠?qū)崿F(xiàn)調(diào)制信號(hào)、穩(wěn)定電壓、整定電流、檢測(cè)波形、放大信號(hào)以及電路開關(guān)等諸多功用。在作為電路開關(guān)時(shí)，晶體管可以實(shí)現(xiàn)超高速切換，其切換速度能夠超過100GHz，遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)開關(guān)。晶體管具有極性，按照極性可以將其分為三種用途。第一種是利用發(fā)射級(jí)進(jìn)行接地，其又被稱為CE組態(tài)或是共射放大。第二種是利用基極進(jìn)行接地，其又被稱為CB組態(tài)或是共基放大。第三種是利用集電極進(jìn)行接地，其又被稱為CC組態(tài)或是共集放大。

晶體管最常使用的地方是電控開關(guān)或放大器，是手機(jī)、電腦等諸多電子產(chǎn)品中的重要部件。在晶體管技術(shù)不斷發(fā)展的過程，晶體管的體積不斷縮減。比如，在2006年，Intel宣布研發(fā)45nm級(jí)別的晶體管，主要英語(yǔ)各類計(jì)算機(jī)。到2010年，NVIDIA成功研制出含有30億個(gè)40nm級(jí)別晶體管的GF110核心。到2011年，Intel宣布成功研制出了22nm級(jí)別的3D晶體管。在此之后，多家企業(yè)宣布將進(jìn)一步開發(fā)14nm級(jí)別的晶體管技術(shù)。

二、晶體管技術(shù)的領(lǐng)域趨勢(shì)淺析

2.1 IBM晶體管技術(shù)發(fā)展趨勢(shì)

IBM在晶體管技術(shù)上具有較高水平，其主要通過ETFD-SOI技術(shù)在22nm節(jié)點(diǎn)，以解決相關(guān)問題，下圖1所示即為其具體的解決辦法。

基于上圖所示的原理，IBM研制出了PMOS晶體管，該晶體管基于ET-FD-SOI技術(shù)，基本尺寸極小。在符合22nm晶體管節(jié)點(diǎn)的基本標(biāo)準(zhǔn)的情況下，PMOS晶體管在驅(qū)動(dòng)電流以及靜電特性等方面具有良好的表現(xiàn)，完全達(dá)到了預(yù)期中的效果。值得注意的是，該晶體管是用來(lái)金屬柵結(jié)構(gòu)，金屬柵結(jié)構(gòu)使用了高K介質(zhì)。這種金屬介質(zhì)的基本特性為1V的VDD，25nm的Lgate，3.5nm的S溝道層厚度，15nm的隔離層厚度，13pA/um的IGIDL，553uA/um的導(dǎo)通電壓，0.9nA/ um的Ioff，100mV/V的DIBL，83mV/dec的亞閾斜率。

2.2 Intel晶體管技術(shù)發(fā)展趨勢(shì)

Intel是的晶體管技術(shù)水平很高，相對(duì)于全行業(yè)而言，其晶體管技術(shù)是處于頂級(jí)層次的。根據(jù)Intel內(nèi)部經(jīng)理Mark Bohr對(duì)晶體管技術(shù)的介紹，體硅技術(shù)在22nm級(jí)別的晶體管中還將繼續(xù)進(jìn)行使用，但是會(huì)減少SOI技術(shù)的投入。其表示SOI屬于一種全耗盡型的技術(shù)，對(duì)于晶體管的使用存在一定的負(fù)面影響。在這一背景下，Intel公司將會(huì)加強(qiáng)3D互聯(lián)技術(shù)的開發(fā)研究，這一技術(shù)是以TSV芯片作為基礎(chǔ)，能夠?qū)崿F(xiàn)更加強(qiáng)大的功能。在2013年，Intel發(fā)布了一塊22nm級(jí)別的測(cè)試芯片，其帶有周邊邏輯電路以及SRAM矩陣，并且采用了一些新型或是改進(jìn)工藝。具體而言，該測(cè)試芯片的主要技術(shù)包含了兩個(gè)方面。其一，該芯片采用了金屬柵和極高K等相關(guān)工藝，其主要就是在升級(jí)了高K工藝以及金屬柵工藝，使其在芯片中表現(xiàn)出更好的性能。其二，采用了gate-last HKMG技術(shù)，該技術(shù)是該型技術(shù)的第三代，在金屬柵極和門極絕緣層等工序上能夠避免高溫退火，減小芯片受到的影響。

2.3 TSMC晶體管技術(shù)發(fā)展趨勢(shì)

對(duì)TSMC而言，其放棄了22nm級(jí)別的晶體管技術(shù)研究，轉(zhuǎn)而開發(fā)20nm半節(jié)點(diǎn)晶體管技術(shù)。其主要通過CMOS技術(shù)進(jìn)行20nm級(jí)別的晶體管研制，放棄了SOI、FinFET等技術(shù)。在2012年，TSMC就已經(jīng)開始了20nm級(jí)別晶體管的實(shí)驗(yàn)性生產(chǎn)，其主要利用了五個(gè)方面的技術(shù)。首先，延用了20nm沉浸光刻技術(shù)，將源掩碼和雙圖形部署到了晶體管之中。其次，使用了常數(shù)K為2.3的ultra-low-K技術(shù)，并且找到了新的低阻材料來(lái)代替原本的K材料。再次，在20nm的節(jié)點(diǎn)上，創(chuàng)新使用了布局設(shè)計(jì)或是patterning技術(shù)。再次，使用了high-k/metal-gate（HKMG）技術(shù)和應(yīng)變工程第五代技術(shù)。最后，針對(duì)NMOS以及PMOS使用了后柵工藝，兩者之間具有不同等級(jí)的金屬柵。通過這五種技術(shù)的運(yùn)用，20nm級(jí)別的晶體管表現(xiàn)出了某些良好的性能。比如閘密度是28nm級(jí)別晶體管的兩倍之多，芯片效能和成本的比值也優(yōu)于22nm級(jí)別的晶體管。

2.4 Toshiba晶體管技術(shù)發(fā)展趨勢(shì)

Toshiba是一家日本企業(yè)，關(guān)于該企業(yè)的晶體管技術(shù)并未有太多的相關(guān)信息，通過已經(jīng)披露的信息，可以看出其對(duì)22nm級(jí)別發(fā)熱晶體管技術(shù)并沒有投入太多研究，和TSMC一樣，Toshiba對(duì)晶體管技術(shù)的研究主要集中在20nm級(jí)別。結(jié)合實(shí)際情況而言，Toshiba研制出來(lái)可用于EUV光刻的光刻膠，而EUV光刻還屬于一種未來(lái)技術(shù)，只有理論構(gòu)想，還沒真正實(shí)現(xiàn)。在2010年，Toshiba就已經(jīng)建成了完整的NAND20nm級(jí)別晶體管的生產(chǎn)線，稱為全球首個(gè)實(shí)現(xiàn)大規(guī)模生產(chǎn)的企業(yè)。在20nm級(jí)別晶體管技術(shù)不斷發(fā)展的過程中，Toshiba對(duì)部分技術(shù)進(jìn)行了改良。

比如，由于SOI厚度的變化會(huì)影響晶體管元器件的基本特性，通過對(duì)晶體管溝道實(shí)現(xiàn)材料無(wú)摻雜技術(shù)，可以有效解決這一問題。在生產(chǎn)晶體管時(shí)，ETSOI層會(huì)出現(xiàn)一定量損耗，針對(duì)這個(gè)問題，可以通過零硅損失技術(shù)，改善ETSOI和高K的刻蝕，選擇性使用MG RIE和HK技術(shù)，以此降低ETSOI層在生產(chǎn)過程中發(fā)生的損耗。密度和集成度是20nm級(jí)別晶體管研制過程中的一個(gè)重點(diǎn)，Toshiba通過TSV互聯(lián)技術(shù)以及3D堆疊封裝技術(shù)，有效解決了這一問題。

2.5 SiGe FET晶體管技術(shù)

SiGe FET晶體管技術(shù)具有很長(zhǎng)的發(fā)展歷史，其發(fā)展歷經(jīng)了三個(gè)階段，從外延技術(shù)到SiGe HBT技術(shù)，再到SiGe BiCMOS技術(shù)。通過這一發(fā)展階段不難看出，SiGe BiCMOS技術(shù)在未來(lái)一段時(shí)間內(nèi)，都將是晶體管技術(shù)的主流技術(shù)之一。而SiGe FET技術(shù)主要是對(duì)MODFET使用的。MODFET又可以分為絕緣柵和調(diào)制摻雜兩類，對(duì)SiGe FET技術(shù)的要求較高?？偠灾琒iGe FET技術(shù)發(fā)展還屬于初級(jí)階段，基于該類技術(shù)的龐大發(fā)展基礎(chǔ)，該技術(shù)以及相關(guān)技術(shù)產(chǎn)品必定會(huì)快速發(fā)展。

三、結(jié)束語(yǔ)

晶體管技術(shù)對(duì)電子領(lǐng)域的發(fā)展具有十分重要的推動(dòng)作用，從當(dāng)前實(shí)際情況而言，IBM、Intel、TSMC以及Toshiba等企業(yè)都對(duì)晶體管技術(shù)有著各自的規(guī)劃與布局?？梢灶A(yù)見，在不遠(yuǎn)的將來(lái)，晶體管技術(shù)在22nm、20nm以及更微級(jí)別都會(huì)實(shí)現(xiàn)快速進(jìn)步。

參 考 文 獻(xiàn)

[1]時(shí)海鑫.晶體管技術(shù)領(lǐng)域趨勢(shì)分析[J].電子測(cè)試，2014，11：123-125.

[2]劉燕，陳興文.基于虛擬技術(shù)的晶體管特性測(cè)試[J].大連民族學(xué)院學(xué)報(bào)，2011，03：260-263.

[3]辛啟明，劉英坤，賈素梅.SiGe異質(zhì)結(jié)晶體管技術(shù)的發(fā)展[J].半導(dǎo)體技術(shù)，2011，09：672-676+729.