繆依展　辛峰　沈伊慧

摘要：該文簡(jiǎn)述了航天電子產(chǎn)品數(shù)字系統(tǒng)中時(shí)鐘信號(hào)的重要性和敏感性。從原理上分析了對(duì)時(shí)鐘信號(hào)形成干擾的噪聲的主要形式和產(chǎn)生機(jī)理。介紹了針對(duì)航天電子產(chǎn)品數(shù)字系統(tǒng)的時(shí)鐘信號(hào)的匹配與濾波設(shè)計(jì)方法。形成完善的設(shè)計(jì)和驗(yàn)證方案，有效地提高了系統(tǒng)的穩(wěn)定性和可靠性。

關(guān)鍵詞：數(shù)字系統(tǒng)；時(shí)鐘信號(hào)；匹配與濾波

中圖分類號(hào)：TP391 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2015）12-0225-03

Design Methods of Matching and Filtering for Clock Signal of Aerospace Electronic Product

MIAO Yi-zhan， XIN Feng， SHEN Yi-hui

（Academic Institute of Shanghai Aerospace Electronic Technology， Shanghai 201109，China）

Abstract： This paper briefly describes the fundamentality and susceptibility of the clock signal for electronic product of aerospace digital system. Analyse the main form and mechanism of the noise in principle which interfere the clock signal. Introduce the design methods of matching and filtering for electronic product of aerospace digital system. Make the design and validate scheme which enhance the stability and reliability of the system effectively.

Key words：digital system； clock signal； matching and filtering

航天電子產(chǎn)品不同于普通商業(yè)產(chǎn)品，產(chǎn)品的板級(jí)電路設(shè)計(jì)不僅要滿足特定的功能需求，還有極高的穩(wěn)定性和可靠性要求。時(shí)鐘是電路設(shè)計(jì)的基準(zhǔn)，在同步時(shí)序電路中，數(shù)據(jù)、地址、控制等信號(hào)以時(shí)鐘邊沿為參考，在受到同樣寬度、強(qiáng)度的噪聲的干擾下，時(shí)鐘頻率越低，每個(gè)比特位的寬度越大，時(shí)鐘邊沿采到這個(gè)噪聲的概率越低，出現(xiàn)誤碼的概率越低，或者說(shuō)對(duì)噪聲越不敏感。但是就時(shí)鐘信號(hào)本身而言，它不以其他信號(hào)為參考，在時(shí)鐘波形任何相位附加的噪聲，只要超過(guò)電平判決閾值，都有可能引起響應(yīng)，因此才說(shuō)時(shí)鐘信號(hào)對(duì)噪聲更加敏感?；诖耍疚膶?duì)航天單機(jī)產(chǎn)品板級(jí)數(shù)字系統(tǒng)的時(shí)鐘信號(hào)的匹配與濾波設(shè)計(jì)方法進(jìn)行了研究。

1 板級(jí)噪聲的主要形式

隨著器件制造工藝的不斷升級(jí)，半導(dǎo)體導(dǎo)通速度越來(lái)越快，信號(hào)開(kāi)關(guān)邊沿速率不斷加快，電子產(chǎn)品印制板級(jí)的數(shù)字噪聲越來(lái)越大。主要分為兩類：

1） 單一信號(hào)自身的傳輸由于阻抗不匹配產(chǎn)生的信號(hào)反射，對(duì)于點(diǎn)對(duì)點(diǎn)信號(hào)而言，其包絡(luò)特點(diǎn)為振蕩衰減，稱之為反射振鈴噪聲。

2） 信號(hào)之間的相互干擾，其包絡(luò)特點(diǎn)為與干擾信號(hào)頻率對(duì)應(yīng)的短暫的電平抖動(dòng)，稱之為串?dāng)_。共用地回流路徑的感性串?dāng)_導(dǎo)致的同步開(kāi)關(guān)噪聲是串?dāng)_的一種主要形式。

某產(chǎn)品的實(shí)測(cè)時(shí)鐘信號(hào)波形如圖1所示，數(shù)字方波上有明顯的噪聲毛刺，包含反射噪聲和串?dāng)_噪聲，產(chǎn)品功能出現(xiàn)錯(cuò)誤，表現(xiàn)為總線采數(shù)異常。

1.1 反射噪聲原理

信號(hào)沿傳輸線傳播時(shí)，其路徑上的每一步都有相應(yīng)的瞬態(tài)阻抗。如果互連線的阻抗是可控的，那么瞬態(tài)阻抗就等于線的特性阻抗，無(wú)論什么原因使瞬態(tài)阻抗發(fā)生改變，部分信號(hào)都將沿著與原傳播方向相反方向反射，而另一部分將繼續(xù)傳播，但幅度有所改變。將瞬態(tài)阻抗發(fā)生改變的地方稱作阻抗突變，突變是引起反射噪聲的主要因素。

反射噪聲的反射系數(shù)為：

[ρ=VreflectedVincident=ZL-Z0ZL+Z0]

其中，[Z0]為傳輸線的特性阻抗，[ZL]為負(fù)載阻抗。

一般CMOS驅(qū)動(dòng)器的輸出阻抗小于傳輸線的特性阻抗，接收器的輸入阻抗遠(yuǎn)大于傳輸線的特性阻抗，因此信號(hào)在接收端產(chǎn)生正反射，反射信號(hào)回到輸入端產(chǎn)生負(fù)反射，不斷地來(lái)回反射形成振鈴形態(tài)。

為了更清晰的量化信號(hào)反射的整個(gè)過(guò)程，我們?cè)O(shè)定傳輸線的特性阻抗為100Ω，驅(qū)動(dòng)器的輸出阻抗為50Ω，接收器的輸入阻抗為950Ω，點(diǎn)對(duì)點(diǎn)單網(wǎng)絡(luò)信號(hào)的典型拓?fù)浣Y(jié)構(gòu)如圖2所示：

可知源端和負(fù)載端的反射系數(shù)分別為：

[ρs=Rs-Z0Rs+Z0=50-10050+100=-0.33]

[ρL=RL-Z0RL+Z0=950-100950+100=0.81]

在源端和負(fù)載端的反射波形反彈圖如下：

1.2 同步開(kāi)關(guān)串?dāng)_噪聲原理

如果返回路徑不是均勻平面，或介質(zhì)材料非常不均勻時(shí)，增加的感性耦合比容性耦合高很多，這時(shí)噪聲就主要由回路互感決定。這通常發(fā)生在互連線的很小區(qū)域里，例如封裝、接插件以及電路板上返回路徑被間隔隔斷的區(qū)域。

當(dāng)回路互感占主導(dǎo)地位，并且發(fā)生在很小的區(qū)域時(shí)，可以用單個(gè)集總互感來(lái)模擬耦合。靜態(tài)線上由互感產(chǎn)生的噪聲，僅在動(dòng)態(tài)線上出現(xiàn)di/dt時(shí)才會(huì)上升，即邊沿切換時(shí)，正是由于這個(gè)原因，互感占主導(dǎo)地位時(shí)產(chǎn)生的噪聲稱之為開(kāi)關(guān)噪聲。地彈在公共引線的局部互感在回路互感中占主導(dǎo)地位的特殊情況下，是開(kāi)關(guān)噪聲的一種形式，只要有公共的返回路徑就會(huì)發(fā)生地彈。

同步開(kāi)關(guān)串?dāng)_噪聲示意公式：

[VSwitchNoise=nLdidt]

導(dǎo)致數(shù)字系統(tǒng)的開(kāi)關(guān)噪聲增大的三個(gè)主要因素為：

1） 重疊回流路徑的等效寄生電感L；

2） 瞬態(tài)開(kāi)關(guān)電流的斜率[didt]；

3） 同時(shí)開(kāi)關(guān)信號(hào)的數(shù)量。

2 時(shí)鐘信號(hào)匹配與濾波設(shè)計(jì)方法

2.1 降低反射振鈴噪聲的匹配方案

點(diǎn)對(duì)點(diǎn)信號(hào)一般選擇源端串聯(lián)端接匹配，即在源端加串聯(lián)匹配電阻，使得源端輸出阻抗[Rs]和源端串聯(lián)匹配電阻[RT]之和等于傳輸線特性阻抗[Z0]。這樣信號(hào)在源端感受到的阻抗就連續(xù)了，不會(huì)在源端產(chǎn)生二次反射，匹配方法如圖5所示，匹配電阻的位置應(yīng)盡可能地靠近信號(hào)的輸出端。

端接電阻取值的計(jì)算公式為：

[RT]=[Z0]-[Rs]

根據(jù)CMOS工藝的特點(diǎn)，源端輸出阻抗[Rs]一般小于50Ω，PCB板級(jí)傳輸線的特性阻抗[Z0]一般設(shè)計(jì)為50Ω，因此源端串聯(lián)匹配電阻[RT]一般不大于50Ω。

2.2 降低同步開(kāi)關(guān)串?dāng)_噪聲的濾波方案

降低噪聲的根本方法是要降低重疊回流路徑的等效寄生電感L、降低瞬態(tài)開(kāi)關(guān)電流的斜率[didt]、減少同時(shí)開(kāi)關(guān)信號(hào)的數(shù)量。但是一旦硬件系統(tǒng)方案已經(jīng)選定，上述三個(gè)方面可優(yōu)化的程度有界，余下的手段就是進(jìn)行濾波設(shè)計(jì)，選擇RC低通濾波方案。

典型接收器簡(jiǎn)化示意模型如圖6所示：

輸出電阻和器件IO等效電容構(gòu)成了一個(gè)RC低通濾波器，可以通過(guò)在末端增加一個(gè)串聯(lián)電阻，或者在末端并聯(lián)一個(gè)電容來(lái)調(diào)整濾波器的傳遞函數(shù)，電阻和電容不宜太大，否則有效信號(hào)的高頻分量衰減過(guò)大，邊沿過(guò)緩，會(huì)對(duì)硬件時(shí)序有影響。

2.3 匹配和濾波方案效果的驗(yàn)證

針對(duì)文章開(kāi)頭提到的某產(chǎn)品的時(shí)鐘信號(hào)問(wèn)題，通過(guò)仿真和測(cè)試微調(diào)，最后選定源端串聯(lián)匹配電阻為33歐姆，末端并聯(lián)濾波電容為68pF，實(shí)測(cè)波形如圖7所示，產(chǎn)品總線采數(shù)恢復(fù)正常，問(wèn)題得到解決。

3 結(jié)束語(yǔ)

隨著器件工藝的不斷升級(jí)，印制板已經(jīng)不再是透明的互連載體，其分布特性變得越來(lái)越明顯，板級(jí)設(shè)計(jì)對(duì)電子產(chǎn)品的功能和性能的影響越來(lái)越大，時(shí)鐘信號(hào)是板級(jí)設(shè)計(jì)需要重點(diǎn)關(guān)注的關(guān)鍵信號(hào)，合理的匹配和濾波設(shè)計(jì)能夠保證信號(hào)的傳輸質(zhì)量，有效的提高系統(tǒng)的可靠性和穩(wěn)定性。

參考文獻(xiàn)：

[1] 沈立. 高速數(shù)字設(shè)計(jì)[M]. 北京：電子工業(yè)出版社，2004.

[2] 李玉山. 信號(hào)完整性分析[M]. 北京：電子工業(yè)出版社，2005.

[3] 顧海洲. PCB電磁兼容技術(shù)——設(shè)計(jì)實(shí)踐[M]. 北京：清華大學(xué)出版社， 2004.