陳澤鋒等

摘 要： 數(shù)字預(yù)失真技術(shù)具有低功耗、低成本、結(jié)構(gòu)緊湊、穩(wěn)定、高效、自適應(yīng)等優(yōu)點(diǎn)，是改善功率放大器線性度最有效的方法之一；但在實(shí)際應(yīng)用中，由于鏈路上存在正交調(diào)制誤差，使得數(shù)字預(yù)失真改善的效果不能達(dá)到預(yù)期的效果，甚至使結(jié)果惡化。針對(duì)這個(gè)問題，提出一種正交調(diào)制校正的設(shè)計(jì)與實(shí)現(xiàn)方案，并將其應(yīng)用到數(shù)字預(yù)失真系統(tǒng)中。仿真結(jié)果表明，經(jīng)正交調(diào)制校正后能改善數(shù)字預(yù)失真的性能，降低數(shù)字預(yù)失真對(duì)鏈路精度的要求。

關(guān)鍵詞： 功率放大器； 數(shù)字預(yù)失真； 正交調(diào)制校正； EDK

中圖分類號(hào)： TN911?34； TP92 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2015）18?0001?04

Abstract： Digital pre?distortion has the advantages of low power consumption， compact structure， strong self?adaptive ability， high stability and efficiency， which is one of the most effective ways to improve the linearity of power amplifiers， but in practical application， the desired effect of digital pre?distortion can not be realized due to the orthogonal modulation error in the link. Aiming at the problem， a design and implementation scheme of quadrature modulation correction based on microblaze embedded system was proposed in this paper. The simulation results show that the digital predistortion with quadrature modulation compensation could improve its function and reduce the demand of digital pre?distortion to link accuracy.

Keywords： power amplifier； digital predistortion； quadrature modulation correction； EDK

0 引 言

隨著移動(dòng)通信技術(shù)的飛速發(fā)展，頻譜資源日漸緊張，現(xiàn)代移動(dòng)通信技術(shù)普遍采用了高階調(diào)制方式以及OFDM等多載波技術(shù)提高頻譜效率，卻引起信號(hào)的高峰均功率比，這需要功率放大器具備更高的線性特性。在實(shí)際的通信系統(tǒng)中，功率放大器的效率和線性度往往無法兼顧，所以需要采用功率放大器線性化技術(shù)進(jìn)行優(yōu)化[1]。其中數(shù)字預(yù)失真（Digital Predistortion，DPD）技術(shù)具有電路結(jié)構(gòu)簡單，調(diào)整方便，成本低，效率高等優(yōu)點(diǎn)，是一種非常具有應(yīng)用前景的功放線性化技術(shù)[2]。

在實(shí)際應(yīng)用DPD系統(tǒng)時(shí)，發(fā)射機(jī)中的正交調(diào)制器存在正交調(diào)制誤差（Quadrature Modulator Errors），主要包括同相分量（I）和正交分量（Q）的增益和相位不平衡以及直流偏移等，這些誤差會(huì)惡化數(shù)字預(yù)失真對(duì)功放線性化處理的效果[3?5]，因此，要獲取較好的數(shù)字預(yù)失真效果必須對(duì)調(diào)制器進(jìn)行正交調(diào)制校正（Quadrature Modulator Compensation，QMC）。本文的設(shè)計(jì)方案是基于XILINX FPGA的可編程嵌入式開發(fā)系統(tǒng)，利用可配置的嵌入式系統(tǒng)開發(fā)技術(shù)和可編程片上系統(tǒng)解決方案降低了設(shè)計(jì)難度并縮短了研發(fā)周期。

1 正交調(diào)制校正原理

1.1 正交調(diào)制誤差模型

正交調(diào)制是利用兩個(gè)頻率相同但是相位相差90°的正弦波作為載波，將相互正交的I，Q兩路信號(hào)調(diào)制為一路信號(hào)。在實(shí)際應(yīng)用中調(diào)制器并不能夠工作在理想狀態(tài)，由于移相器不能產(chǎn)生精確的90°相移，I，Q兩路信號(hào)的增益不能夠完全一致，這樣就導(dǎo)致I，Q信號(hào)的相位和增益不匹配，即I，Q不平衡。另外，由于載波泄露等因素的影響，正交調(diào)制器的輸出信號(hào)中會(huì)存在直流偏移成分。依據(jù)上述的正交調(diào)制誤差可得正交調(diào)制器輸出信號(hào)s（t）的復(fù)包絡(luò)為[6?7]：

2 設(shè)計(jì)與開發(fā)

系統(tǒng)設(shè)計(jì)利用Xilinx EDK嵌入式開發(fā)套件和System Generator工具完成，硬件平臺(tái)為Xilinx ML605開發(fā)板。EDK用于MicroBlaze嵌入式系統(tǒng)的開發(fā)，包括FPGA片內(nèi)嵌入式系統(tǒng)硬件平臺(tái)搭建和系統(tǒng)軟件開發(fā)[11]；System Generator用于將Simulink環(huán)境下搭建的DSP系統(tǒng)級(jí)的設(shè)計(jì)自動(dòng)轉(zhuǎn)化成HDL硬件實(shí)現(xiàn)[12]。

上述兩部分的設(shè)計(jì)是通過Shared Memory進(jìn)行交互的，在使用System Generator工具時(shí)，需要將設(shè)計(jì)中所有的Shared Memory添加到EDK工程，Shared Memory直接與嵌入式系統(tǒng)的總線連接，實(shí)現(xiàn)嵌入式系統(tǒng)與FPGA硬件電路的指令和數(shù)據(jù)交互。

2.1 硬件開發(fā)

如圖1所示，系統(tǒng)硬件主要包括MicroBlaze嵌入式系統(tǒng)、信號(hào)采集模塊和QMC補(bǔ)償電路。MicroBlaze是系統(tǒng)的核心，通過發(fā)布指令控制信號(hào)采集模塊采集發(fā)送信號(hào)din_i，din_q和反饋信號(hào)srx_i，srx_q，并將采集的信號(hào)讀到嵌入式系統(tǒng)內(nèi)存中進(jìn)行QMC系數(shù)計(jì)算，最后將QMC系數(shù)更新到QMC補(bǔ)償電路的寄存器中，實(shí)現(xiàn)正交調(diào)制誤差的校正。

2.1.1 MicroBlaze嵌入式系統(tǒng)

Xilinx EDK為設(shè)計(jì)基于MicroBlaze軟核嵌入式可編程系統(tǒng)提供了全面的解決方案，其中XPS（Xilinx Platform Studio）是生成嵌入式系統(tǒng)硬件平臺(tái)的開發(fā)工具，利用XPS板級(jí)開發(fā)向?qū)Т罱∕icroBlaze嵌入式硬件平臺(tái)，包括選擇FPGA器件型號(hào)、設(shè)置MicroBlaze處理器屬性、選擇系統(tǒng)總線、添加所需外設(shè)和設(shè)置屬性等硬件組件的定制。本文MicroBlaze選擇PLB總線結(jié)構(gòu)，選用了單核方案，工作頻率設(shè)為80 MHz。MicroBlaze主要用于算法實(shí)現(xiàn)，外設(shè)僅添加內(nèi)部數(shù)據(jù)和指令存儲(chǔ)器，完成了嵌入式系統(tǒng)基本硬件結(jié)構(gòu)的構(gòu)建后，將XPS中配置好的硬件平臺(tái)導(dǎo)出到嵌入式系統(tǒng)的軟件開發(fā)工具SDK（Software Develop Kit）就可以進(jìn)行后續(xù)的系統(tǒng)軟件開發(fā)工作。

2.1.2 信號(hào)采集

系統(tǒng)信號(hào)采集模塊利用Simulink中Xilinx Blockset工具包內(nèi)的Shared Memory模塊搭建，用于采集發(fā)送和反饋的數(shù)據(jù)。信號(hào)采集指令由MicroBlaze控制，當(dāng)信號(hào)采集模塊使能被置1時(shí)信號(hào)采集開始，由計(jì)數(shù)器生成數(shù)據(jù)存儲(chǔ)的偏移地址，輸入的數(shù)據(jù)對(duì)應(yīng)存儲(chǔ)在該地址。當(dāng)采集數(shù)據(jù)達(dá)到存儲(chǔ)器的存儲(chǔ)深度時(shí)，信號(hào)采集模塊使能被置0，計(jì)數(shù)器也會(huì)被重置，信號(hào)采集結(jié)束。MicroBlaze讀取Shared Memory數(shù)據(jù)并導(dǎo)入到系統(tǒng)內(nèi)存，用于算法的計(jì)算。

2.1.3 QMC補(bǔ)償電路

在正交調(diào)制誤差計(jì)算時(shí)，僅需要獲得I，Q兩路相位和增益偏差的相對(duì)值，同樣在QMC補(bǔ)償時(shí)也采用相同的處理方法。圖2為QMC補(bǔ)償電路的模型，MicroBlaze計(jì)算得到補(bǔ)償系數(shù)后，將系數(shù)更新到g，θ，dI和dQ寄存器，其補(bǔ)償值自動(dòng)加載到補(bǔ)償電路中，信號(hào)經(jīng)過QMC補(bǔ)償電路時(shí)就可完成調(diào)制校正處理。

2.2 軟件開發(fā)

Xilinx EDK的組件SDK是嵌入式系統(tǒng)的軟件開發(fā)工具，它基于Eclipse框架，具有完善的C/C++開發(fā)和編譯環(huán)境。在XPS創(chuàng)建的硬件平臺(tái)基礎(chǔ)上完成相應(yīng)的軟件開發(fā)任務(wù)，其基本操作包括從XPS導(dǎo)入硬件平臺(tái)、建立軟件平臺(tái)、編寫軟件應(yīng)用工程、配置芯片以及軟件調(diào)試等流程。

圖3為QMC算法實(shí)現(xiàn)的程序設(shè)計(jì)流程，算法由C語言實(shí)現(xiàn)。首先是QMC的初始化處理，主要包括設(shè)定QMC初始值、采集樣本的數(shù)據(jù)量、QMC迭代更新步長等；然后由MicroBlaze處理器控制信號(hào)采集模塊采集數(shù)據(jù)和計(jì)算正交調(diào)制誤差并獲得QMC補(bǔ)償系數(shù)；最后將補(bǔ)償系數(shù)更新到QMC寄存器。這樣就完成了一次對(duì)正交調(diào)制器的校正，經(jīng)過多次迭代補(bǔ)償后，正交調(diào)制誤差收斂，此時(shí)就可以結(jié)束校正。

3 實(shí)驗(yàn)驗(yàn)證

本文QMC的驗(yàn)證是在DPD系統(tǒng)中完成，加入QMC后系統(tǒng)結(jié)構(gòu)簡圖如圖4所示，系統(tǒng)的仿真模型是在Simulink中設(shè)計(jì)完成，基帶信號(hào)是10 MHz雙載波WCDMA信號(hào)；QMC和DPD都是由Xilinx Blockset庫的模塊搭建，分別完成對(duì)正交調(diào)制器模型的補(bǔ)償和功放模型的補(bǔ)償；正交調(diào)制器模型用于設(shè)置I，Q不平衡參數(shù)和直流偏移參數(shù)，系統(tǒng)測(cè)試時(shí)正交調(diào)制誤差由Simulink中的正交調(diào)制器模塊引入，系統(tǒng)中加入了-0.5 dB的增益誤差，5°的相位誤差，-29 dB的直流偏移誤差；功放模型由Simulink模塊搭建，測(cè)試時(shí)使用Cubic polynomial參數(shù)模型。功放模型的輸出信號(hào)作為反饋信號(hào)反饋給QMC模塊，用于計(jì)算補(bǔ)償系數(shù)。在進(jìn)行系統(tǒng)測(cè)試時(shí)采用了硬件協(xié)同仿真的方式，一方面可以利用硬件平臺(tái)提高Simulink仿真的速度，另一方面可以在實(shí)際的硬件平臺(tái)上驗(yàn)證該軟件和硬件設(shè)計(jì)。

圖5為硬件協(xié)仿真示意圖，利用System Generator將加入QMC后的DPD系統(tǒng)設(shè)計(jì)編譯生成硬件協(xié)仿真模塊，在進(jìn)行仿真時(shí)，硬件協(xié)仿真模塊會(huì)通過JTAG自動(dòng)將數(shù)據(jù)發(fā)送給FPGA，數(shù)據(jù)處理結(jié)束后，硬件協(xié)仿真模塊會(huì)自動(dòng)將數(shù)據(jù)從FPGA中取回并導(dǎo)入軟件仿真平臺(tái)。在Simulink中觀測(cè)系統(tǒng)仿真的狀態(tài)，在SDK中查看軟件調(diào)試結(jié)果，進(jìn)而驗(yàn)證系統(tǒng)設(shè)計(jì)。

圖6是未加入QMC時(shí)系統(tǒng)仿真結(jié)果，功放輸出存在較嚴(yán)重的失真，經(jīng)過DPD系統(tǒng)處理后，功放輸出并沒有改善反而進(jìn)一步惡化。在同樣的正交調(diào)制誤差干擾下，首先進(jìn)行了QMC處理，校正前后的誤差對(duì)比如表1所示，校正前系統(tǒng)計(jì)算得到的調(diào)制誤差與系統(tǒng)中加入的調(diào)制誤差相符，校正后誤差已經(jīng)變得很小。

在完成對(duì)正交調(diào)制器校正后再進(jìn)行DPD處理，圖7是加入QMC后系統(tǒng)仿真結(jié)果，DPD系統(tǒng)表現(xiàn)出較好的效果，功放輸出信號(hào)帶外頻譜抑制改善了17 dB左右。因此，可以證明QMC加入到DPD系統(tǒng)后，成功實(shí)現(xiàn)對(duì)調(diào)制誤差的校正，降低了調(diào)制誤差對(duì)DPD系統(tǒng)反饋信號(hào)的干擾，進(jìn)而使DPD處理能力恢復(fù)。

4 結(jié) 語

本文介紹了QMC的設(shè)計(jì)與實(shí)現(xiàn)，基于Xilinx FPGA的可編程嵌入式開發(fā)系統(tǒng)，利用EDK和System Generator完成設(shè)計(jì)開發(fā)，并在Simulink中進(jìn)行測(cè)試系統(tǒng)建模，最后采用硬件協(xié)仿真的方法完成系統(tǒng)測(cè)試，實(shí)現(xiàn)了對(duì)正交調(diào)制器的誤差校正，并將QMC應(yīng)用到DPD系統(tǒng)。實(shí)驗(yàn)結(jié)果表明，正交調(diào)制誤差惡化了DPD對(duì)功放線性化處理的效果，而調(diào)用QMC進(jìn)行誤差校正后，DPD對(duì)功放的線性化處理功能恢復(fù)，帶外頻譜改善了17 dB。

參考文獻(xiàn)

[1] 王曉峰.射頻功率放大器的基帶自適應(yīng)預(yù)失真技術(shù)[D].濟(jì)南：山東大學(xué)，2009.

[2] 齊帥，嚴(yán)家明，楊亞光，等.自適應(yīng)寬帶數(shù)字預(yù)失真理論分析和仿真[J].計(jì)算機(jī)仿真，2011（10）：99?102.

[3] KIM Y D， JEONG E R， LEE Y H. Adaptive compensation for power amplifier nonlinearity in the presence of quadrature modulation/demodulation errors [J]. IEEE Transactions on Signal Processing， 2007， 55（9）： 4717? 4721.

[4] CAVERS J K. New methods for adaptation of quadrature modulators and demodulators in amplifier linearization circuits [J]. IEEE Transactions On Vehicular Technology， 1997， 46（7）： 336?339.

[5] LIU Youjiang， CHEN Wenhua， ZHOU Jie， et al. Joint predistortion of IQ impairments and pa nonlinearity in concurrent Dual?Band transmitters [C]// Proceedings of the 42nd European Microwave Conference. Amsterdam， Netherlands： EuMA， 2012： 231?238.

[6] 詹鵬.射頻功放數(shù)字預(yù)失真線性化技術(shù)研究[D].成都：電子科技大學(xué)，2012.

[7] YAMAOKA A， YAMAGUCHI KI， KATO T. Experimental performance evaluation of IQ imbalance and DC offset estimation and compensation technique for 3GPP LTE base station [C]// Proceedings of the 2010 IEEE MTT?S International Microwave Symposium Digest. Anaheim， CA： IEEE， 2010： 268?271.

[8] CAVERS J K， LIAO M W. Adaptive compensation for imbalance and offset losses in direct conversion transceivers [J]. IEEE Transactions on VehiculaR Technology， 1993， 42（4）： 581?589.

[9] HILBORN D S， STAPLETON S P， CAVERS J K. An adaptive direct conversion transmitter [J]. IEEE Transactions on Vehicular Technology， 1994， 43（2）： 223?233.

[10] 劉元，彭端，尹長川.高性能的MIMO?OFDM接收機(jī)IQ不平衡補(bǔ)償新算法[J].電路與系統(tǒng)學(xué)報(bào)，2009（2）：90?94.

[11] 楊強(qiáng)浩.基于EDK的FPGA嵌入式系統(tǒng)開發(fā)[M].北京：機(jī)械工業(yè)出版社，2008.

[12] 徐文波，田耘.XILINX FPGA開發(fā)實(shí)用教程[M].北京：清華大學(xué)出版社，2012.