一種基于LMS迭代的環(huán)路延時估計算法

譚超強+熊春林+魏急波

摘 要： 數(shù)字預(yù)失真技術(shù)是有效補償射頻功率放大器的非線性方案；然而，前向數(shù)據(jù)與反饋數(shù)據(jù)之間的延時估計是數(shù)字預(yù)失真系統(tǒng)的關(guān)鍵性問題，直接影響著非線性的補償能力。在此基于滑動窗的相關(guān)運算，介紹一種整數(shù)倍的環(huán)路延時估計算法，同時基于LMS迭代逐個數(shù)據(jù)輸入進行比較，提出了一種自適應(yīng)小數(shù)倍的環(huán)路延時估計算法。最后對算法進行仿真驗證，結(jié)果表明，經(jīng)過整數(shù)倍的環(huán)路延時估計后，對于在[-Ts，Ts]范圍內(nèi)的殘余的小數(shù)倍延時，該算法均表現(xiàn)出優(yōu)異的估計性能。

關(guān)鍵詞： 數(shù)字預(yù)失真； 環(huán)路延時估計； LMS迭代； 射頻功率放大器

中圖分類號： TN929.5?34 文獻標識碼： A 文章編號： 1004?373X（2015）20?0008?03

A loop delay estimation algorithm based on LMS iteration

TAN Chaoqiang， XIONG Chunlin， WEI Jibo

（School of Electronic Science and Engineering， National University of Defense Technology， Changsha 410073， China）

Abstract： DPD （digital pre?distortion） technology is a nonlinear scheme to effectively compensate the RF power amplifier， but the delay estimation between forward data and feedback data is the key of DPD system， which affects the nonlinear compensation capability directly. In this paper， the loop delay estimation algorithm of an integer multiple is introduced based on correlation operation of sliding window. At the same time， a loop delay estimation algorithm of adaptive fractional multiple is proposed according to the comparison of the data inputted one by one based on LMS iteration. The simulation results indicate that the algorithm has superior estimation performance of residual fractional multiple delay in the range of [-Ts，Ts] after the loop delay estimation of the integer multiple.

Keywords： digital pre?distortion； loop delay estimation； LMS iteration； radio frequency power amplifier

0 引 言

OFDM系統(tǒng)因其較強的抗多徑衰落能力和較高的頻帶利用率而備受關(guān)注。與其他多載波調(diào)制技術(shù)一樣，OFDM信號存在著峰值平均功率比PAPR（Peak to Average Power Ratio）較高的問題，致使其通過射頻端的功率放大器時，容易因功放的非線性而產(chǎn)生帶內(nèi)失真和帶外擴展[1]。在諸多功放的線性化技術(shù)中，數(shù)字預(yù)失真DPD（Digital Pre?Distortion）技術(shù)因其自適應(yīng)能力強、補償精度高、代價適中等優(yōu)點，而具有廣泛的應(yīng)用價值。

為獲取較好的非線性補償性能，數(shù)字預(yù)失真一般采用自適應(yīng)實時工作方式。這意味著，DPD是通過比較前饋序列和反饋序列的差異來不斷調(diào)整的。因此，數(shù)字預(yù)失真在調(diào)整更新之前，需要準確地估計反饋環(huán)路中的數(shù)據(jù)延時并進行有效補償。文獻[2]提出一種基于快速傅里葉變換的延時估計算法，缺點是需要較大的數(shù)值計算量；文獻[3]提出的基于傳統(tǒng)的相關(guān)運算方案，但是其估計精度不足，因而不能有效適用于數(shù)字預(yù)失真系統(tǒng)；文獻[4]的環(huán)路延時估計方案中包含DLL環(huán)路（Delay?Locked Loop），在硬件上需要額外的環(huán)路。本文基于LMS迭代逐個數(shù)據(jù)輸入進行比較，提出一種自適應(yīng)的環(huán)路延時估計算法，并對算法進行了仿真驗證。

1 整數(shù)倍的環(huán)路延時估計

類似于文獻[3?4]，以采樣周期[Ts]為單位，環(huán)路延時估計可分為整數(shù)倍環(huán)路延時估計和小數(shù)倍環(huán)路延時估計兩部分。

首先，進行整數(shù)倍的環(huán)路延時估計。當信號通過功率放大器時，會因為功放的非線性而造成信號的失真。但是對于實際應(yīng)用中PA的工作環(huán)境，其AM?AM曲線基本是單調(diào)的，這使得PA的輸入與輸出序列在幅度上保持了增減性的一致[5]。因此，可以利用輸入/輸出序列幅度增減性進行相關(guān)運算來估計整數(shù)倍的環(huán)路延時。數(shù)字預(yù)失真基本框圖如圖1所示。

圖1 數(shù)字預(yù)失真基本框圖

圖1中，前向輸入序列[xn]與反饋路徑序列[xfn]的幅度具有基本一致的增減性；則其基于滑動窗的相關(guān)運算可表示為：

[Rm=i=1LDxi-mDxfi] （1）

式中：[L]為滑動窗的大??；[D?]表示幅度差分運算，即：

[Dxn=signxn-xn-1] （2）

那么，整數(shù)倍的環(huán)路延時估計值為：

[τinteger=mmaxmRm] （3）

2 小數(shù)倍的環(huán)路延時估計

經(jīng)過整數(shù)倍的環(huán)路延時估計后，考慮到PA非線性和反饋路徑的噪聲影響，殘余的小數(shù)倍環(huán)路延時的范圍需要考慮在[-Ts，Ts]情況，需要更加精確的估計[6]。其估計過程包含插值和迭代修正2個步驟。小數(shù)倍延時θ>0偏移時Farrow內(nèi)插示意圖如圖2所示。

圖2 小數(shù)倍延時[θ>0]偏移時Farrow內(nèi)插示意圖

使用4階的Farrow結(jié)構(gòu)的FIR濾波器對前向序列[xn]進行小數(shù)倍的延時[θ]移位后進行內(nèi)插，得到重建序列[xin]：

[xin=i=-21aiθxn+i，θ>0] （4）

或者：

[xin=i=-21ai1+θx1+n+i，θ<0] （5）

式中[aiθ]為內(nèi)插濾波器的系數(shù)，有：

[a1θ=αθ2-αθa0θ=-αθ2+α-1θ+1 a-1θ=-αθ2+α+1θ a-2θ=αθ2-αθ] （6）

式中參數(shù)[α]一般取0.5。將式（6）代入式（4），可得： [xin=αxn-2-xn-1-xn-xn+1θ2+ αxn-xn+1-xn-2-xn-1θ+ xn-1-xnθ+xn ] （7）

由于[xn-2-xn-1]與[xn-xn+1]是相鄰數(shù)據(jù)變量的增量表達，并且增量變化非常小，因此可以認為：

[xn-2-xn-1≈xn-xn+1] （8）

因此，式（7）可以簡化為：

[xin-xn=xn-1-xnθ] （9）

這樣，逐個數(shù)據(jù)輸入的LMS算法的迭代公式可以描述為：

[θk+1=θk+ β·xkin-xfn·xn-xn-1，θk>0-β·xkin-xfn·xn-xn+1，θk<0] （10）

式中：[k]表示迭代次數(shù)；[β]為LMS算法步長；[xkin]為第[k]次迭代過程中由內(nèi)插濾波器得到的重建信號。

3 仿真結(jié)果與分析

首先進行的是整數(shù)倍環(huán)路延時估計仿真。相關(guān)運算的滑動窗口大小[L=96]。整數(shù)倍的延時滑動窗移位搜索范圍[0Ts，40Ts]。

圖3給出了整數(shù)倍的環(huán)路延時估計仿真結(jié)果。其中，實際設(shè)置的環(huán)路延時分別為[3.2Ts]，[7.9Ts]和[12.7Ts]，可以看到，估計出來的整數(shù)倍的延時值為[3Ts]，[8Ts]和[13Ts]。估計精度達到了預(yù)期效果。

圖3 整數(shù)倍環(huán)路延時估計仿真

其次，進行的是小數(shù)倍的環(huán)路延時估計仿真。迭代次數(shù)設(shè)置為200次，選擇LMS算法步長[β=2]。圖 4給出了一組殘余延時值為[0.2Ts]，[0.5Ts]和[0.8Ts]的迭代估計過程。同時圖5給出了殘余延時值為[-0.1Ts]，[-0.5Ts]和[-0.7Ts]情況下的小數(shù)倍環(huán)路延時估計過程。

由圖4和圖5可知，提出的基于LMS迭代逐個數(shù)據(jù)輸入的小數(shù)倍延時估計算法，在殘余延時為正和為負的情況下，均能達到優(yōu)異的估計精度。

圖4 殘余的延時估計為正時小數(shù)倍環(huán)路延時估計

圖5 殘余的延時估計為負時小數(shù)倍環(huán)路延時估計

4 結(jié) 語

數(shù)字預(yù)失真系統(tǒng)對前向數(shù)據(jù)與反饋數(shù)據(jù)的對齊很敏感，環(huán)路延時估計的精度不夠，致使數(shù)字預(yù)失真的補償性能將急劇下降，甚至出現(xiàn)發(fā)散的情況。本文介紹了一種有效的整數(shù)倍環(huán)路延時估計，同時提出了一種基于LMS迭代逐個數(shù)據(jù)輸入的自適應(yīng)小數(shù)倍延時估計算法，最后通過仿真驗證了該算法的有效性。

參考文獻

[1] WANG Jianxin， YU Jianguo， ZHI gao. Research of adaptive digital predistortion technology for wideband OFDM power amplifier [C]// Proceedings of the 5th International Conference on Wireless Communications， Networking and Mobile Computing. Beijing： IEEE， 2009： 33?36.

[2] ANDREW W S， DURTLER W G. Experimental performance of an adaptive digital linearized power amplifier for cellular telephony [J]. IEEE Transactions on Vehicular Technology， 1992， 41（4）： 395?400.

[3] LOK U W. A novel digital predistortion technique for class?E PA with delay mismatch estimation [C]// Proceedings of 2011 Asia Pacific Conference on Postgraduate Microelectronics and Electronics. [S.l.]： IEEE， 2011： 119?121.

[4] TANG Shigang. Loop delay correction for adaptive digital linearization of power amplifiers [C]// Proceedings of 2007 Wireless Communications and Networking Conference. Kowloon： IEEE， 2007： 1987?1990.

[5] LIU Lei， ZHANG Peng， LIN Ziliang. An algorithm for loop delay estimation in digital predistortion system [C]// Proceedings of the 4th International Congress on Image and Signal. Shanghai， China： IEEE， 2011： 2313?1316.

[6] LIU Youjiang. On the robustness of look?up table digital predistortion in the presence of loop delay error [J]. IEEE Transactions on Circuits and Systems I： Regular Papers， 2012， 59（10）： 2432?2442.