電路軟差錯率評估綜述

2015-12-21 09:04:30王真,李舫,盧芳芳

上海電力大學(xué)學(xué)報(bào) 2015年4期

電路軟差錯率評估綜述

王真, 李舫, 盧芳芳

(上海電力學(xué)院計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院, 上海200090)

摘要:綜述了近10年來軟差錯影響下的電路可靠性分析方法,主要從系統(tǒng)結(jié)構(gòu)級、寄存器傳輸級、門級、電路級4個抽象層次進(jìn)行了分析,在每個抽象層次上再依據(jù)方法屬性進(jìn)行了分類比較.結(jié)果表明,多數(shù)情況下,基于的抽象層次越高,時間開銷越小而準(zhǔn)確度越低;不同屬性的方法中模型解析法更簡易可行,而故障模擬方法更貼合實(shí)際.

關(guān)鍵詞：可靠性分析; 電路級; 門級; 系統(tǒng)結(jié)構(gòu)級

基金項(xiàng)目：上海電力學(xué)院人才啟動

中圖分類號：TP302.8;TN406文獻(xiàn)標(biāo)志碼： A

SurveyonCircuitSoftErrorRateEvaluation

WANGZhen,LIFang,LUFangfang

(School of Computer Science and Technology, Shanghai University of Electric Power, Shanghai200090, China)

Abstract:A survey of reliability analysis methods on soft error of recent ten years is conducted,which is expected to be helpful to future research. During the comprehensive methods introduction,they are categorized into architecture-level,register-transfer-level (RTL),gate-level and circuit-level,and are compared according to method property in each level. In conclusion,it is found that in most cases,the higher the base abstract level is,the less the time overhead is and the lower accuracy is,and among methods with different property,the analytical method is maneuverable,while the fault simulation method is closer to actual issue.

Keywords:reliabilityanalysis;circuitlevel;gatelevel;architecturelevel

近年來,隨著數(shù)字集成電路制造技術(shù)的迅速發(fā)展,人們加快了對電子科技的研究和開拓,同時越來越多的應(yīng)用領(lǐng)域?qū)Τ笠?guī)模集成電路(VeryLargeScaleIntegration,VLSI)的可靠性提出了更高的要求,如航天飛機(jī)飛行姿態(tài)控制系統(tǒng)、原子核反應(yīng)堆控制系統(tǒng)、導(dǎo)彈防御系統(tǒng)、鐵路運(yùn)輸信號控制系統(tǒng)及金融部門的監(jiān)督系統(tǒng)等.VLSI的可靠性分析是高可靠設(shè)計(jì)的必備前提,其相對準(zhǔn)確省時的可靠性評估技術(shù)可以有效指導(dǎo)電路設(shè)計(jì),幫助設(shè)計(jì)者選擇節(jié)省開銷的高可靠性結(jié)構(gòu).

本文主要針對近年來軟差錯影響下的電路可靠性問題,從不同抽象層次進(jìn)行全面的分析和總結(jié).軟差錯影響的分析方法,從方法屬性來分,一般包括基于模擬的故障注入方法、通過強(qiáng)輻射壓力測試的實(shí)驗(yàn)分析方法和建立模型計(jì)算評估的解析方法;從分析過程基于的抽象層次來看,主要包括電路級、門級、寄存器傳輸級(Registor-transfer-level,RTL)和系統(tǒng)結(jié)構(gòu)級.本文以抽象層次進(jìn)行粗分類,以方法屬性進(jìn)行細(xì)分類,對受軟差錯影響的電路可靠性分析方法進(jìn)行介紹.

1軟差錯的產(chǎn)生及量化

軟差錯主要由中子和alpha粒子兩大因素所致.受到這兩類粒子的撞擊,晶體管源級及擴(kuò)散結(jié)點(diǎn)就會積聚電荷,當(dāng)積聚量超過關(guān)鍵電荷值(Qcrit)后,則會導(dǎo)致邏輯器件的狀態(tài)翻轉(zhuǎn)或者位差錯.由于這種故障差錯不會導(dǎo)致器件出現(xiàn)永久性錯誤,所以稱為軟差錯.一般而言,高能粒子引起的發(fā)生頻率較高的瞬時效應(yīng)包括單事件翻轉(zhuǎn)(SingleEventUpset,SEU)和單事件瞬態(tài)(SingleEventTransient,SET).當(dāng)高能粒子轟擊鎖存器或觸發(fā)器等時序邏輯電路時,將引發(fā)SEU,時序邏輯電路的值將發(fā)生翻轉(zhuǎn),錯誤的值將保持到下一個值寫入.高能粒子轟擊組合邏輯電路,將發(fā)生SET,產(chǎn)生一個寬0.35~1.3ns的毛刺,[1]并且有可能沿組合邏輯通路傳遞,如果毛刺恰好被時序邏輯采樣到,將會導(dǎo)致集成電路功能錯誤.

作為一個常用的可靠性度量指標(biāo),單位時間失效數(shù)(Failure-in-time,FIT)表示運(yùn)行109h內(nèi)出現(xiàn)的失效次數(shù),它用于度量工業(yè)邏輯模塊的差錯率,與平均失效前時間(MEAN Time To Failures,MTTF)呈反相關(guān),MTTF為1年,相當(dāng)于FIT為114 155,即等于109/(24×365).在一個典型結(jié)構(gòu)的芯片上,存儲陣列、鎖存單元和組合邏輯都會受到軟差錯的威脅.邏輯電路對軟差錯一般存在邏輯屏蔽、電氣屏蔽和鎖存窗屏蔽3種屏蔽作用,因此軟差錯率(Soft Error Rate,SER)可以通過錯誤傳播到原始輸出或者被鎖存器捕獲的概率來度量.

2電路級可靠性分析

2.1　故障注入法

電路級的軟差錯分析多采用模擬故障注入方法,即先分析故障機(jī)制建立電路級故障模型,依據(jù)模型在SPICE或HSPICE等工具模擬的電路的內(nèi)部節(jié)點(diǎn)上注入故障,仿效由于粒子撞擊、電荷積聚而形成的瞬時脈沖,即單事件瞬態(tài)SET;然后經(jīng)歷敏化通路上的傳播,觀察組合邏輯輸出端的脈沖變化,包括振幅高度和時間寬度,分析SET的削弱程度,結(jié)合觸發(fā)器的上升沿與下降沿來分析鎖存窗屏蔽,用以推導(dǎo)SEU的發(fā)生概率.

電路級的故障模型主要有電流模型和電壓模型.比較典型的電流模型有MESSENGERGC[2]提出的雙指數(shù)脈沖變化模型:

(1)

式中:I0——最大電流;

t1——結(jié)上電荷收集時間;

t2——離子蹤跡建立時間.

該模型主要針對alpha粒子撞擊PMOS器件的情形建模,改變參數(shù)可以得到對其他類型瞬時故障的仿真.

電壓脈沖在傳播中的振幅變化不大,而寬度變化較大,變化幅度因注入位置、電荷積聚量和注入脈沖波形的不同而不同.ALEXANDRESCUD等人[3]在模擬故障傳播過程中使用標(biāo)準(zhǔn)延遲格式文件提供時序信息,并將電路的組合邏輯與鎖存單元分開實(shí)驗(yàn),從而加快了故障模擬過程,減少了測試電路中事件發(fā)生的次數(shù).RAJEEVRR等人[4]建立了基于查找表的威布爾波形轉(zhuǎn)換函數(shù),脈沖在傳播過程中查找對應(yīng)的波形轉(zhuǎn)換函數(shù),波形轉(zhuǎn)換的結(jié)果相同則合并為一次,從而大大降低了時間開銷.ADAMW等人[5]在前者的基礎(chǔ)上引入了威布爾累積分布,用以擬合上升沿和下降沿的電壓脈沖波形,繼而提出模擬脈沖傳播算法,以便準(zhǔn)確模擬故障.

在故障產(chǎn)生和傳播的基礎(chǔ)上,故障被鎖存的概率將最終決定電路對瞬時故障SET的敏感度.瞬時故障是否被捕獲由觸發(fā)器的數(shù)據(jù)建立時間tsetup,數(shù)據(jù)保持時間thold,以及傳播到寄存器輸入的脈沖寬度w決定.例如文獻(xiàn)[3]推出的鎖存概率為:

(2)

式中:Tclk——時鐘周期;

w——到達(dá)寄存器的脈沖寬度.

還有一類是基于故障注入的解析方法,通過分析電荷收集量與關(guān)鍵電荷值的關(guān)系,以變化的電荷量為主要參數(shù)代入解析模型,直接計(jì)算SER的值.[6]這類解析式中,軟差錯率跟粒子流強(qiáng)度、撞擊節(jié)點(diǎn)橫截面積、電荷收集效率呈正比,與關(guān)鍵電荷值呈反比.但由于解析方法一般不考慮邏輯屏蔽作用,故存在一定的局限性.

在電路級注入故障的方法和工具已有很多,如SERA,[7]SEAT-LA,[8]以及針對存儲單元的ROBAN,[3]DASIE,[9]TMC-DASIE[10]等方法,這些方法通常模擬電路的內(nèi)部屬性.在此基礎(chǔ)上還有學(xué)者考慮了環(huán)境等外界條件的影響,如喬治亞理工學(xué)院集成CadenceSpectre模擬器開發(fā)了CAD可靠性分析工具,[11]用以分析電遷移和熱載流子效應(yīng)影響下芯片的可靠性;RAMAKRISHNANK等人[12]基于SEAT-LA工具,分析了不同電源電壓、工作溫度、熱載流子注入、負(fù)偏置溫度不穩(wěn)定性等因素對組合邏輯電路SER的影響.

2.2　模型分析法

文獻(xiàn)[13]提出了一種矩陣建模的分析方法,其中考慮了SET的產(chǎn)生、傳播、被鎖存以及3種屏蔽作用.故障影響分析如圖1所示.

圖1　故障影響分析

主要分為如下4個部分:

(1) “瞬時故障建?！边^程通過矩陣的形式描述SET發(fā)生的概率,即建立噪聲概率密度函數(shù)(NoiseProbabilityDensityFunction,NPDF);

(2) “電路故障免疫度分析”中分別通過建立矩陣和計(jì)算概率量化了電氣屏蔽、鎖存窗屏蔽和邏輯屏蔽3種屏蔽作用;

(3) 通過“NPDF轉(zhuǎn)換”過程,以矩陣運(yùn)算的形式反應(yīng)故障在敏化通路上的傳播情況;

(4) 設(shè)計(jì)解析式計(jì)算“故障捕獲率”衡量整個電路的SER.

該方法考慮全面,設(shè)計(jì)完備,但較為繁雜,實(shí)施較為不便.

3門級可靠性分析

門級分析軟差錯影響的方法可以分為兩類:一是結(jié)合電路級故障注入的綜合分析方法;二是基于信號概率的門級模型分析方法.

3.1　綜合分析方法

綜合分析方法通常使用SPICE模擬電路,依據(jù)式(1)或其他電流變化模型注入故障,在電路級收集瞬時脈沖的產(chǎn)生以及傳播中衰減的信息,用以分析電氣屏蔽,然后在門級建立模擬器,或通過解析方法描述邏輯屏蔽,最后在結(jié)合前兩個階段的基礎(chǔ)上提取參數(shù),計(jì)算鎖存概率.該類方法中的電路級模擬僅用于提取脈沖信息,結(jié)合了門級的分析,時間開銷有所減小.

(1) 門級模擬器的建立文獻(xiàn)[14]采用將故障傳播過程中時間信息折合成結(jié)構(gòu)信息的方法,將不同時間間隔后的同一個門看作不同的門,作為擴(kuò)展部分重新模擬電路結(jié)構(gòu),從而可以實(shí)施零延遲的故障模擬而不損失準(zhǔn)確性.通過ISCAS85基準(zhǔn)電路上的實(shí)驗(yàn)表明,與VHDL的時序模擬器實(shí)現(xiàn)方法相比,在注入同樣多故障時,這種擴(kuò)充電路的模擬方法的速度可以提高5 000倍,而輸出的差錯相同.文獻(xiàn)[15]利用FASER工具在門級運(yùn)用BDD結(jié)構(gòu)對故障傳播建模,并疊加電路級的脈沖信息,通過電路分割減小復(fù)雜度.通過7個組合電路上的實(shí)驗(yàn)統(tǒng)計(jì)表明,FASER方法的實(shí)施速度是基于SPICE模擬方法的9 000倍,而誤差在12%.ZHANGM等人開發(fā)了SERA工具,[16]結(jié)合物理層因素推導(dǎo)了門級高層抽象模型,運(yùn)用圖論算法和故障模擬方法分析邏輯屏蔽機(jī)制,采用HSPICE電路模擬分析電氣屏蔽和鎖存窗屏蔽作用,與基于蒙特卡羅的模擬方法相比,其加速比達(dá)到105的數(shù)量級,而誤差損失不到5%.

(2) 結(jié)合解析模型的分析方法MOHANRAMK等人[17]在分析SER時給出了RSEU(n)×Psensitized(n,l)×Platched(n,l)的解析模型,計(jì)算邏輯電路中的節(jié)點(diǎn)n到鎖存器l的軟差錯易感度.其中,RSEU(n)表示在節(jié)點(diǎn)n發(fā)生SEU后邏輯值被改變的幾率;Psensitized(n,l)表示從n到l存在敏化通路的概率;Platched(n,l)表示n點(diǎn)故障被l鎖存的概率.ANDREKN等人[18]面向組合電路,通過所有門失效率FRgate的和來衡量整個電路的失效率,其中FRgate= GserGlit observEMF,這里門的軟差錯率Gser由輸入向量出現(xiàn)的概率乘以這種輸入組合下易感性系數(shù)得到;毛刺可觀度Glit observ表示毛刺在沒被其他門邏輯屏蔽的情況下傳播到原始輸出的概率;電氣屏蔽因子EMF表示一個毛刺從產(chǎn)生位置到原始輸出的傳播通路上不被其他門削弱掉的概率.FRgate越高,則這個門對電路軟差錯率的影響越大.最終算得的SERcircuit可以用于比較針對軟差錯的不同容錯設(shè)計(jì),幫助設(shè)計(jì)者做出選擇.

3.2　門級建模

這類方法通過計(jì)算發(fā)生在門級的軟差錯傳播到電路原始輸出的概率來衡量失效率,計(jì)算過程通?？紤]電路的拓?fù)浣Y(jié)構(gòu)和傳播路徑信息,以及電路中各個門的類型和連接方式.其典型的方法有計(jì)算單個輸出節(jié)點(diǎn)SER的TP算法、[19]通過計(jì)算差錯傳播率表征電路SER的EPP方法,[20]以及通過概率轉(zhuǎn)移矩陣計(jì)算電路整體可靠度的PTM方法.[21]

我們對上述3種方法進(jìn)行了全面的分析與比較,結(jié)果表明,TP方法和EPP方法可以計(jì)算部分電路的失效率;PTM方法可度量整個電路的可靠性,故其較為完備準(zhǔn)確.[22]但PTM方法的復(fù)雜度為指數(shù)級,只能用于中小規(guī)模電路,為了解決此問題,文獻(xiàn)[23]和文獻(xiàn)[24]分別提出了概率決策圖和電路分割的方法,文獻(xiàn)[25]針對改進(jìn)后的PTM模型的精度問題提出宏門的概念,將電路級因素考慮其中.文獻(xiàn)[26]基于線性復(fù)雜度的EPP方法,提出了S-EPP方法,專門用于對時序單元差錯鎖存率的評估.

另外,通過門級概率差錯傳播模型度量電路可靠性的方法還包括基于布爾差分的差錯率計(jì)算(BooleanDifference-basedErrorCalculator,BDEC)[27]和PGM模型.[28]PGM模型針對每個PO端計(jì)算,若電路中沒有扇出則為線性復(fù)雜度;否則,采用多路徑算法以便緩解指數(shù)增長的復(fù)雜度.與PGM相比,BDEC對輸入向量較為敏感,不同的原始輸入組合會引起可靠度較大波動.[29]

在門級估計(jì)SER的方法一般先以門為單位,建立模型計(jì)算差錯率,然后沿敏化通路逐級計(jì)算直到PO端.這類方法主要分析了邏輯屏蔽的影響,屬于局部分析方法.而文獻(xiàn)[30]將電氣屏蔽因素結(jié)合到EPP方法中,通過電路級的模擬以及統(tǒng)計(jì)信息使分析過程更加全面準(zhǔn)確.

4RTL級及系統(tǒng)級可靠性分析

系統(tǒng)級的可靠性評估方法可以分為故障注入法和故障分析法.

4.1　故障注入法

故障注入法是一種按照選定的故障類型在目標(biāo)計(jì)算機(jī)系統(tǒng)中人為地產(chǎn)生故障,并對系統(tǒng)響應(yīng)信息收集處理的實(shí)驗(yàn)過程.目標(biāo)計(jì)算機(jī)系統(tǒng)可以是系統(tǒng)原型,也可以是系統(tǒng)的一個抽象模型.一般來說,直接向硬件原型系統(tǒng)注入故障準(zhǔn)確度高,但評估周期長,不易控制和觀測;向抽象模型注入故障可以方便地控制故障的注入時間和注入地點(diǎn),能夠直接觀測故障在模型中的行為,但要仔細(xì)平衡抽象層次、模擬速度以及準(zhǔn)確度3者之間的關(guān)系.

基于原型系統(tǒng)的方法多采用非接觸式的故障注入,通過特定的物理手段(包括重離子輻射、電磁干擾、激光放射等)從外界對目標(biāo)系統(tǒng)施加影響,引起目標(biāo)芯片內(nèi)的突發(fā)性電流.該方法的優(yōu)點(diǎn)在于可以模擬目標(biāo)系統(tǒng)在真實(shí)環(huán)境中所遭遇到的物理現(xiàn)象,缺點(diǎn)是不能精確地確定重離子輻射或電磁場產(chǎn)生的時刻,導(dǎo)致無法控制故障注入的確切時間和位置.

系統(tǒng)級的軟差錯率可以通過存儲器和邏輯單元的原始差錯率,即無工作負(fù)載時的分析結(jié)果及其降級因子合成得到:

(3)

式中:Amem,Alogic——分別對應(yīng)存儲器和邏輯電路的降級因子,用以反映各自占系統(tǒng)差錯率的比例,其取值依賴于芯片結(jié)構(gòu)、版圖布局和運(yùn)行的應(yīng)用程序.

而對原始SER,則可以通過在強(qiáng)輻射的實(shí)驗(yàn)環(huán)境下統(tǒng)計(jì)單個位的失效率來測量,例如文獻(xiàn)[31]模擬alpha粒子和中子輻射觀察SER,文獻(xiàn)[32]和文獻(xiàn)[33]探討了μ介子對軟差錯率的影響.

基于原型系統(tǒng)的方法往往遇到用于測試的存儲單元類型以及邏輯單元數(shù)目受限的問題,于是提出了基于模擬的故障注入方法,即采用位翻轉(zhuǎn)的故障模型,通過VHDL/Verilog和HDL在RTL級描述系統(tǒng),注入故障并運(yùn)行一組典型工作負(fù)載,觀察系統(tǒng)運(yùn)行情況,分析可靠性影響因素.

文獻(xiàn)[34]對龍芯1號進(jìn)行了軟差錯敏感性分析,同時運(yùn)行GoldenCPU和FaultCPU監(jiān)視兩個處理器的運(yùn)行過程,收集故障信息并進(jìn)行比較,將軟差錯敏感性定義為導(dǎo)致處理器運(yùn)行失效的軟差錯總數(shù)占故障注入軟差錯總數(shù)的比例.文獻(xiàn)[35]在對其設(shè)計(jì)的微控制器FT51評估容錯性能時,采取了隨機(jī)復(fù)位寄存器的值,以及在組合邏輯中模擬毛刺、檢測時將程序的運(yùn)行軌跡與預(yù)期軌跡相比較的方法.文獻(xiàn)[36]針對AMD的一款新設(shè)計(jì)的微處理器Bulldozer,在RTL級注入差錯,通過計(jì)算邏輯降級屏蔽因子來分析軟差錯敏感單元,以期在結(jié)構(gòu)設(shè)計(jì)中有針對性地進(jìn)行防錯.

基于模擬的故障注入方法更多地用于目標(biāo)系統(tǒng)被制造之前對設(shè)計(jì)、功能進(jìn)行驗(yàn)證和評估.該方法不存在對目標(biāo)系統(tǒng)可訪問性方面的限制,并且可以精確監(jiān)控所注入的故障,這樣就可以直接驗(yàn)證設(shè)計(jì),從而節(jié)省了生產(chǎn)成本,同時提前對產(chǎn)品容錯特性有了量化的評價.其缺點(diǎn)在于建立模型所需的參數(shù)和設(shè)計(jì)細(xì)節(jié)往往很難得到,而且建模也比較耗時.而基于原型的故障注入方法可以直接發(fā)現(xiàn)目標(biāo)系統(tǒng)設(shè)計(jì)中的問題,還可以較準(zhǔn)確地考評系統(tǒng)在其所處的典型應(yīng)用環(huán)境中對惡劣條件的反應(yīng),但需要在原型系統(tǒng)設(shè)計(jì)之后.

4.2　故障分析法

故障分析法源于MUKHERJEESS等人提出的結(jié)構(gòu)脆弱因子(ArchitecturalVulnerabilityFactors,AVF)分析.[37]AVF是指發(fā)生在某一部件中的軟差錯能夠引起程序執(zhí)行結(jié)果錯誤的概率,其通過在結(jié)構(gòu)級和微結(jié)構(gòu)級分析結(jié)構(gòu)正確執(zhí)行位(ArchitecturallyCorrectExecutionbit,ACEbit)來計(jì)算.某一結(jié)構(gòu)的AVF值即為該結(jié)構(gòu)包含ACE位的時鐘數(shù)占總時鐘數(shù)的比例.AVF值越小,表明軟差錯對該結(jié)構(gòu)的影響越小,也即該結(jié)構(gòu)在軟差錯影響下的可靠性較好.

AVF是在系統(tǒng)級分析一個故障位對程序最終輸出的影響.AVF的計(jì)算方法包括基于ACE位的分析方法[58]和故障注入統(tǒng)計(jì)法[38]等.結(jié)合AVF,SHUBHENDUSM等人[39]給出了詳細(xì)的失效率的因子分析法,其流程如圖2所示.圖2中,每一層父結(jié)點(diǎn)都是子結(jié)點(diǎn)的乘積,直至算出根結(jié)點(diǎn)部件FIT,而系統(tǒng)FIT為部件FIT的和.

圖2　系統(tǒng)失效率計(jì)算因子分析法示意

近年來,有研究者將ACE分析結(jié)合到故障注入中,提出CriticalFault注入方案,通過對故障位的脆弱性分析找出不同指令在不同寄存器上的ACE位,然后在這樣的比特位上有導(dǎo)向地注入故障,從而使多數(shù)故障在無容錯機(jī)制的情況下不會被屏蔽降級.[40]基于CriticalFault的故障注入統(tǒng)計(jì)法能夠更加嚴(yán)格地評測容錯系統(tǒng)的差錯覆蓋率.

5方法比較

5.1　基于抽象層次的比較

本文分類的主干線即電路(或系統(tǒng))的抽象級別,介紹的方法由低層到高層,包括電路級、門級、RTL級及系統(tǒng)級.一般而言,基于的抽象層次越低,方法的準(zhǔn)確性就越高,尤其是通過故障注入方法來分析可靠性,抽象級別接近物理實(shí)現(xiàn),則可以進(jìn)行更為精確的故障建模,得到更為真實(shí)的故障行為分析.但低層方法的時間開銷較大,過程更復(fù)雜,難以用于大規(guī)模復(fù)雜的電路結(jié)構(gòu).例如,具有統(tǒng)計(jì)意義的大量故障注入,若是在低層模擬復(fù)雜結(jié)構(gòu),耗時難以想象.解析方法同理,基于抽象級別越低,則考慮的因素和參數(shù)更多,模型更加復(fù)雜.反之,基于的抽象級別越高,電路可靠性的度量過程及模型相對簡單,容易實(shí)施,但會在一定程度上損失其準(zhǔn)確性.

5.2　基于方法屬性的比較

各個抽象級別的分析按照方法屬性又可以分成故障注入法和解析模型法.在同一個抽象級別上,解析模型方法省時、易處理,故障注入方法準(zhǔn)確度高但時間開銷大.

6結(jié)語

本文面向軟差錯影響下的電路可靠性分析問題,從不同層面、多個角度介紹并分析了近10多年來的各種方法.各類方法都有其局限性和優(yōu)越性,當(dāng)針對具體的可靠性評估目標(biāo)時,應(yīng)根據(jù)需要和評估對象的特點(diǎn)選擇合適的方法類型,或者結(jié)合不同方法,采取低層的模擬信息疊加到高層的解析模型、低層故障映射到高層進(jìn)行分析等措施,用以平衡其準(zhǔn)確性及時間開銷.

參考文獻(xiàn)：

[1]EATONP,BENEDETTOJ,MAVISD,et al.Singleeventtransientpulsewidthmeasurementsusingavariabletemporallatchtechnique[J].IEEETrans.onNuclearScience, 2004,51(6): 3 365-3 368.

[2]MESSENGERGC.Collectionofchargeonjunctionnodesfromiontracks[J].IEEETrans.onNuclearScience,1982,29(6): 2 024-2 031.

[3]ALEXANDRESCUD,ANGHELL,NICOLAIDISM.NewmethodsforevaluatingtheimpactofsingleeventtransientsinVDSMICs[C].Proc.ofthe17thIEEEInt.Symp.onDefectandFaultToleranceinVLSISystems,Vancouver,2002: 99-107.

[4]RAJEEVRR,KAVIRAJC,DAVIDTB,et al.Computingthesofterrorrateofacombinationallogiccircuitusingparameterizeddescriptors[J].IEEETrans.onComputer-AidedDesignofIntegratedCircuitsandSystems,2007,26(3):468-479.

[5]ADAMW,SPYROST.Transientpulsepropagationusingtheweibulldistributionfunction[C].IEEEInt’lSymposiumonDefectandFaultToleranceinVLSIandNanotechnologySystems(DFT),Austin,TX,USA,2012: 109-114.

[6]RAMANARAYANANR,DEGALAHALV,VIJAYKRISHNANN,et al.Analysisofsofterrorrateinflip-flopsandscannablelatches[C].IEEEInt.SOCConference,Portland,2003: 231-234.

[7]ZHANGM,SHANBHAGNR.Asofterrorrateanalysis(SERA)methodology[C].Proc.ofInternationalConf.onComputerAidedDesign.Taipei,Taiwan,2004: 111-118.

[8]RAJARAMANR,KIMJS,VIJAYKRISHNANN,et al.SEAT-LA:asofterroranalysistoolforcombinationallogic[C].Proceedingsofthe19thInternationalconferenceonVLSIDesign,Hyderabad,India,2006: 499-502.

[9]HUBERTG,PALAUJ-M,CASTELLANI-COULIEK,et al.Detailedanalysisofsecondaryions’effectforthecalculationofneutron-inducedSERinSRAMs[J].IEEETrans.onNuclearScience,2001,48(6): 1 953-1 959.

[10]HUBERTG,BOUGEROLA,MILLERF,et al.Predictionoftransientinducedbyneutron/protoninCMOScombinationallogiccells[C]. 12thIEEEInt.On-lineTestingSymposium,LakeofComo,Italy,2006:63-74.

[11]XUANX,CHATTERJEEA.Sensitivityandreliabilityevaluationformixed-signalICsunderelectromigrationandhot-carriereffects[C].IEEEInt’lSymp.OnDefectandFaultToleranceinVLSISystems,SanFrancisco,California,2001: 323-328.

[12]RAMAKRISHNANK,RAJARAMANR,SURESHS,et al.VariationimpactonSERofcombinationalcircuits[C].The8thInternationalSymposiumonQualityElectronicDesign(ISQED'07),SanJose,2007: 911-916.

[13]ZHARC,BAIXL,DEYS.Evaluatingtransienterroreffectsindigitalnanometercircuits[J].IEEETrans.onReliability,2007,56(3): 381-391.

[14]REORDAMS,VIOLANTEM.AccurateandefficientanalysisofsingleeventtransientsinVLSIcircuits[C].IEEEInt’lOn-lineTestingSymp.,KosIsland,Greece,2003: 101-105.

[15]ZHANGBin,WANGWeishen,ORSHANSKYM.FASER:fastanalysisofsofterrorsusceptibilityforcell-baseddesigns[C].The7thInt’lSymp.onQualityElectronicDesign(ISQED`06),2006: 1-6.

[16]ZHANGM,SHANBHAGRN.Soft-error-rate-analysis(SERA)methodology[J].IEEETrans.onComputer-aidedDesignofIntegratedCircuitsandSystems,2006,25(10):2 140-2 155.

[17]MOHANRAMK,TOUBANA.Cost-effectiveapproachforreducingsofterrorfailurerateinlogiccircuits[C].InternationalTestConference,2003: 893-901.

[18]ANDREKN,SAMIRJ,GORANJ.Combinationallogicsofterroranalysisandprotection[C].The12thIEEEInt’lOn-lineTestingSymposium,LakeofComo,Italy,2006:99-104.

[19]KIMJS,NICOPOULOSC,VIJAKRISHNANN,et al.Aprobabilisticmodelforsoft-errorrateestimationincombinationallogic[C].Proc.ofthe1stIntWorkshoponProbabilisticAnalysisTechniquesforRealTimeandEmbeddedSystems,Italy,2004: 25-31.

[20]ASADIG,TAHOORIMB.Ananalyticalapproachforsofterrorrateestimationindigitalcircuits[C].IEEEIntSymponCircuitsandSystems,Kobe,2005: 2 991-2 994.

[21]KRISHNASWAMYS,VIAMONTESGF,MARKOVIL,et al.Accuratereliabilityevaluationandenhancementviaprobabilistictransfermatrices[C].ProcoftheDesign,AutomationandTestinEuropeConferenceandExhibition,Orlando,2005: 282-287.

[22]WANGZhen,JIANGJianhui,YANGGuang.Implementationandanalysisofprobabilisticmethodsforgate-levelcircuitreliabilityestimation[J].TsinghuaScienceandTechnology. 2007,12(S1): 32-38.

[23]ABDOLLAHIA.Probabilisticdecisiondiagramsforexactprobabilisticanalysis[C].Proc.Int’lConferenceonComputerAidedDesign,SanJose,CA,2007: 266-272.

[24]王真,江建慧. 基于概率轉(zhuǎn)移矩陣的串行電路可靠度計(jì)算方法[J].電子學(xué)報(bào),2009,37(2): 241-247.

[25]XIAOJ,JIANGJH,ZHUX,et al.Amethodofgate-levelcircuitreliabilityestimationbasedoniterativePTMmodel[C].IEEE17thPacificRimInternationalSymposiumonDependableComputing,Pasadena,USA,2011:276-277.

[26]HOSSEINA,MEHDIBT.Softerrormodelingandprotectionforsequentialelements[C].The20thIEEEInt'lSymposiumonDefectandFaultToleranceinVLSISystems,Monterey,USA,2005: 463-474.

[27]MOHYUDDINN,PAKBAZNIAE,PEDRAMM.Probabilisticerrorpropagationinlogiccircuitsusingthebooleandifferencecalculus[C]. 26thIEEEInt`lConf.onComputerDesign,LakeTahoe,2008: 7-13.

[28]HANJ,CHENH.Reliabilityevaluationoflogiccircuitsusingprobabilisticgatemodels[J].MicroelectronReliability,2011,51(2): 468-476.

[29]SINGHNSS,HAMIDNH.Evaluationofcircuitreliabilitybasedondistributionofdifferentsignalinputpatterns[C]. 8thIEEEInt`lColloquiumonSignalProcessinganditsApplications,Malacca,2012: 5-9.

[30]HOSSEINA,MEHDIBT.Estimatingerrorpropagationprobabilitieswithboundedvariances[C]. 22ndIEEEInt’lSymp.onDefectandFaultToleranceinVLSISystems,Rome,Italy,2007: 41-49.

[31]ZHUXiaowei,BAUMANNR,PILCHC,et al.Comparisonofproductfailureratetothecomponentsofterrorrateinamuti-coredigitalsignalprocessor[C].IEEE43rdAnnualInternationalReliabilityPhysicsSymposium,NewYork,2005: 209-214.

[32]SIERAWSKIBD,MENDENHALLMH,REEDRA,et al.Muon-inducedsingleeventupsetsindeep-submicrontechnology[J].IEEETrans.OnNuclearScience,2010,57(6):3 273-3 278.

[33]SIERAWSKIBD,REEDRA,MARCUSMH,et al.Effectsofscalingonmuon-Inducedsofterrors[C].IEEE49thAnnualInternationalReliabilityPhysicsSymposium,Monterey,California,USA,2011: 3C.3.1-3C.3.6.

[34]黃海林,唐志敏,許彤.龍芯1號處理器的故障注入方法與軟錯誤敏感性分析[J].計(jì)算機(jī)研究與發(fā)展,2007,43(10):1 820-1 827.

[35]龔銳,陳微,劉芳,等.FT51:一種容軟錯誤高可靠微控制器[J].計(jì)算機(jī)學(xué)報(bào),2007,30(10):1 662-1 673.

[36]CRISTIANC,MIKEB,CHRISW.ErrorInjection-basedstudyofsofterrorpropagationinAMDbulldozermicroprocessormodule[C].ProceedingofInternationalConferenceonDependableSystemsandNetworks,Boston,MA,USA,2012: 1-6.

[37]MUKHERJEESS,WEAVERC,EMERJ,et al.Asystematicmethodologytocomputethearchitecturalvulnerabilityfactorsforahigh-performancemicroprocessor[C].Proc.IEEE/ACMInt’lSymp.onMicroarchitecture(MICRO-36),WestinHortonPlazaSanDiego,CA,2003: 29-40.

[38]LIXiaodong,ADVEVS,BOSEP,et al.Onlineestimationofarchitecturevulnerabilityfactorforsofterrors[C].Proc.ofthe35thInt’lSymponConferenceofComputerArchitecture(ISCA),Beijing,China,2008: 341-352.

[39]SHUBHENDUSM,JOELE,STEVENKR.Thesofterrorproblem:anarchitecturalperspective[C].Proc.ofthe11thInt’lSymp.onHigh-PerformanceComputerArchitecture,SanFrancisco,2005: 243-247.

[40]XUXin,LIMan-lap.Understandingsofterrorpropatationusingefficientvulnerability-drivenfaultinjection[C].ProceedingofInternationalConferenceonDependableSystemsandNetworks,Boston,Massachusetts,USA,2012: 1-12.BENEDETTOJ,MAVISD,et al.Singleeventtransientpulsewidthmeasurementsusingavariabletemporallatchtechnique[J].IEEETrans.onNuclearScience, 2004,51(6): 3 365-3 368.