基于PSpice的通用顯示驅(qū)動電路的建模與仿真

吳集輝，鄭姚生，湯勇明

（東南大學(xué)電子科學(xué)與工程學(xué)院，南京210096）

?

基于PSpice的通用顯示驅(qū)動電路的建模與仿真

吳集輝，鄭姚生，湯勇明*

（東南大學(xué)電子科學(xué)與工程學(xué)院，南京210096）

摘要：對通用顯示驅(qū)動電路利用PSPice進行建模和仿真。通過對多種顯示器件所需驅(qū)動波形的分析，總結(jié)了通用顯示驅(qū)動電路應(yīng)具備的波形發(fā)生功能，并確定了通用顯示驅(qū)動電路的基本組成。接著，對該電路系統(tǒng)進行了PSpice建模。結(jié)果表明，通過調(diào)整相關(guān)參數(shù)可以實現(xiàn)驅(qū)動波形的脈沖最小脈寬為2 μs、斜波上升時間為8 μs~1 ms，幅值在15 V~300 V之間。通過建模仿真參數(shù)的調(diào)整可以指導(dǎo)不同應(yīng)用場合中的電路參數(shù)調(diào)整。

關(guān)鍵詞：顯示驅(qū)動；PSPice仿真；建模

近幾十年來，各種新型顯示器層出不窮，與之相隨的是顯示器驅(qū)動電路設(shè)計要求和復(fù)雜程度也不斷增加，為了滿足不同的驅(qū)動需求，以及減少對資源的浪費，在系統(tǒng)的設(shè)計上應(yīng)該盡量滿足通用性和可擴展性。但是在實際的電路調(diào)試中由于成本高、靈活性差、耗時長等不利因素所以有必要對電路系統(tǒng)進行計算機建模和仿真。

1　通用顯示驅(qū)動電路

顯示器通常也被稱為監(jiān)視器，常見的有PDP、LCD、FED等多種。它們的驅(qū)動方式多種多樣，但是對驅(qū)動波形的要求卻有相似之處。本文從多個顯示系統(tǒng)對其驅(qū)動波形需求分析出發(fā)，提出通用顯示驅(qū)動電路的波形功能要求，進而確定通用顯示電路的硬件組成，最后對其建模并仿真。

1.1PDP對驅(qū)動波形的設(shè)計要求

PDP有多種驅(qū)動方法，其中最常用的一種是尋址顯示分離技術(shù)（ADS）［1］。其驅(qū)動波形從功能上劃分大致可以分為3種，包括復(fù)位（擦除和初始化）、尋址和維持波形。其波形如圖1所示。

1個1TV場被劃分成8~11子場，每個子場又被分成3個周期，分別是復(fù)位、尋址和維持周期。圖1所示為寫尋址驅(qū)動方式，在復(fù)位周期首先給X電極加1個全屏寫脈沖Ve中和X、Y和A電極的壁電荷。進入尋址周期，X電極加Ve順序掃描Y電極。在維持期，上半周期X電極加0 V，Y電極加維持脈沖Vs；下半周期X電極加維持脈沖Vs，Y電極加0 V。

圖1　Voltage waveforms applied to X and Y electrodes in ADS method during 1 TV-field［2-3］

PDP的驅(qū)動波形由積分波、三角波、正負交替脈沖等組合而成，方波脈沖典型頻率在100 kHz左右，典型幅值在30 V～200 V之間［4-6］。

1.2LCD對驅(qū)動波形的設(shè)計要求

LCD驅(qū)動方式包括靜態(tài)驅(qū)動和動態(tài)驅(qū)動方式2種。靜態(tài)驅(qū)動其驅(qū)動波形如圖2所示。

圖2　LCD靜態(tài)驅(qū)動波形

圖2引源自http：//www.51c51.com/yejin/lcdfiles/lcdqudong.htm

筆段波形與公用波形同相或者反相。同相時液晶上無電場，LCD處于非選通狀態(tài)。反相時，液晶上施加了一矩形波。當(dāng)矩形波的電壓比液晶閾值高很多時，LCD處于選通狀態(tài)。動態(tài)驅(qū)動波形如圖3所示。

掃描電極和選通電極同步輸入選通波形和非選通波形來控制象素的顯示狀態(tài)。

LCD的驅(qū)動波形由正負交替的方波組合而成，驅(qū)動波形的頻率一般在60 Hz～100 Hz之間，幅值一般在幾伏到幾十伏之間。

圖3　LCD動態(tài)驅(qū)動波形

1.3FED對驅(qū)動波形的設(shè)計要求

FED驅(qū)動方式采用行列掃描的方式，分別驅(qū)動FED顯示屏的柵極電極和陰極電極。其驅(qū)動波形如圖4所示（以3X3點陣為例）。

圖4　FED驅(qū)動波形［7］

該驅(qū)動方法是使行和列驅(qū)動電路的開關(guān)電壓只有驅(qū)動電壓Vdrv的一半。行（Gate）的輸出在0 或+1/2 Vdrv；列（Cathode）的輸出在0或-1/2 Vdrv。這就在行列之間形成3種電壓差：Vdrv，1/2 Vdrv和0。當(dāng)在行列間電壓為Vdrv時像素發(fā)光。

FED驅(qū)動波形多由方波組合而成，列驅(qū)動電壓脈沖幅度：50 V～100 V；行驅(qū)動電壓脈沖幅度：100 V~ 200 V［7-8］。

1.4通用顯示驅(qū)動波形功能及電路組成

PDP、LCD、FED的驅(qū)動波形均可看作是由積分波、三角波、方波、正負脈沖進行不同的組合而成，幅值的范圍在幾伏到200 V之間，頻率在50 Hz到100 kHz之間。因此本文研究的通用顯示驅(qū)動電路應(yīng)能產(chǎn)生積分波、三角波、方波、正負脈沖并能實現(xiàn)不同電壓之間的快速跳變，而且具有波形頻率可調(diào)的功能?；谏鲜龇治觯掘?qū)動系統(tǒng)由7個模塊組成，分別實現(xiàn)兩級正負電壓的跳變和斜率變化、電壓回零（斜波下降至-VS、跳變下降至-VS、斜波下降至-VADD、跳變下降至-VADD、跳變至GND、跳變至+VS、斜波上升至+VSET，此處設(shè)定電壓值大小關(guān)系為+VSET>+VS>0>-VADD>-VS）；各個模塊通過不同的數(shù)字邏輯信號控制實現(xiàn)開關(guān)功能，模塊之間由隔離模塊實現(xiàn)電壓隔離功能。等效模型及簡單驅(qū)動示意框圖如圖5所示。

圖5　等效模型及簡單驅(qū)動示意框圖

2　PSpice建模和聯(lián)合調(diào)試的結(jié)果

2.1PSpice建模軟件

PSpice（Personal Spice）軟件不僅具有很強的電路分析能力和圖形顯示處理能力，而且還可對模擬電路、數(shù)字電路和模數(shù)混合電路等進行分析、設(shè)計和仿真［9］。

OrCAD軟件是一個電路設(shè)計、仿真分析的集成環(huán)境，本研究課題主要用到的程序模塊有：Orcad Capture、PSpice A/D、Stimulus Editor、Model Editor等［9］。

2.2各模塊的PSpice建模過程和方法

Pspice建模主要有3種方式：描點法建模、編程描述建模、宏模型建模［9］。

（1）描點法建模法是先利用物理法或黑箱法構(gòu)建出不同復(fù)雜程度的等效電路，然后通過公式演算，得出這類半導(dǎo)體器件的參數(shù)。在使用過程中，遇到該類器件，就可以通過直接設(shè)置參數(shù)值實現(xiàn)不同型號元器件建模，省去重復(fù)構(gòu)建等效電路和繁瑣的方程式推導(dǎo)過程。本系統(tǒng)中對于二極管、三極管均采用該種方式，對照所用元件的datasheet運用Model Editor進入模型特性參數(shù)設(shè)置窗口將所需建立模型的元件模型特性數(shù)據(jù)輸入相應(yīng)的窗口中進行描點建模［10-12］。

（2）編程描述建模，元器件模型參數(shù)還可以采用文本形式進行編輯設(shè)置，用描述語言輸入元件模型參數(shù)。本系統(tǒng)中所用MOS管均采用該方式建模。圖6所示為stw45nm50的建模代碼。

（3）宏模型建模，宏模型是指在一定精度范圍內(nèi)，電子系統(tǒng)的端口輸入輸出特性的簡化等效模型。本系統(tǒng)中的光耦模塊和DC-DC模塊均采用該方式建模。

對于光耦隔離電路，光耦器件的建模是該電路的關(guān)鍵，光耦器件屬于特殊器件在本系統(tǒng)電路中我們按照宏模型的建模方式來建模。在本系統(tǒng)中選用的是HCPL_0314型號的光耦器件，參考該器件的datasheet我們用分段線性電源器件給光耦器件建模，設(shè)置相應(yīng)的高低輸出電平和延遲時間。

對于DC-DC模塊其為功能模塊提供相應(yīng)的懸浮參考地電壓，我們采用的是DCM15S-15型號的芯片，參考其datasheet我們用理想直流電壓源為其建模。

圖6　stw45nm50編程建模

2.3仿真電路的搭建

2.3.1仿真電路的電路連接結(jié)構(gòu)

本系統(tǒng)一共7個子電路模塊，分別實現(xiàn)：斜波下降至-VS、跳變下降至-VS、斜波下降至-VADD、跳變下降至-VADD、跳變至GND、跳變至+VS、斜波上升至+VSET。

7個子電路結(jié)構(gòu)類似，首先由數(shù)字邏輯信號通過光耦模塊，再通過功能模塊實現(xiàn)各個子電路所應(yīng)實現(xiàn)的功能，最后通過由數(shù)字邏輯信號控制的隔離模塊將波形輸送到輸出線上。圖7為RAMP_UP_+ VSET（斜波上升至+VSET）子電路的仿真電路的搭建框圖。

圖7　RAMP_UP_+VSET子電路的仿真電路框圖

2.3.2仿真電路的邏輯控制時序設(shè)計

在實際電路中，所有功能模塊中的MOS管開關(guān)的控制信號均由FPGA產(chǎn)生，不同的控制信號的有效組合就能通過功能模塊產(chǎn)生不同的波形組合，實現(xiàn)不同顯示器的驅(qū)動波形的需求［1］。表2為一種控制信號的組合產(chǎn)生所需的PDP驅(qū)動波形需求（以SM-PDP為例）：

表1　模塊序號說明

表2　一種PDP驅(qū)動波形控制信號組合　μs

2.3.3仿真波形的分析

（1）功能波形的實現(xiàn)

通過控制數(shù)字邏輯信號的時序和有效時間，實現(xiàn)了對該系統(tǒng)模型的波形發(fā)生功能驗證。積分波、三角波、方波、正負脈沖等波形均順利由本電路模型實現(xiàn)，如圖8所示。

圖8　模型仿真實現(xiàn)的功能波形示意圖

（2）波形調(diào)整的實現(xiàn)

另外，通過對該模型中多個電路參數(shù)的設(shè)置調(diào)整，可實現(xiàn)不同斜率波形發(fā)生要求，以下舉例說明。本電路模型中用到的積分電路為MOS管構(gòu)成的米勒積分電路，如圖9所示。

通過調(diào)節(jié)電位器R3可以實現(xiàn)不同斜率波形的產(chǎn)生，并影響整個驅(qū)動波形的頻率［13-14］。由表2控制信號的時序組合仿真產(chǎn)生的波形如圖10~圖13所示。

調(diào)節(jié)RAMP_DN_-VS模塊電位器R=5 kΩ實現(xiàn)斜率下降至-VS的斜率；調(diào)節(jié)RAMP_DN_-VADD模塊電位器R=1.4 kΩ實現(xiàn)斜波下降至-VADD的斜率；調(diào)節(jié)RAMP_UP_+VSET模塊電位器R=0.15 kΩ實現(xiàn)斜波上升至+VSET的斜率。實現(xiàn)如圖10所示波形。

調(diào)整RAMP_DN_-VS模塊電位器R=1 kΩ改變斜率下降至-VS的斜率如圖11所示。

調(diào)整RAMP_DN_-VADD模塊電位器R=0.5 kΩ改變斜率下降至-VADD的斜率如圖12所示。

調(diào)整RAMP_UP_+VSET電位器R=0.05 kΩ改變斜率上升至+VSET的斜率如圖13所示。

圖9　米勒積分電路

圖10　一種參考仿真波形

圖11　RAMP_DN_-VS斜率調(diào)整波形

圖12　RAMP_DN_-VADD斜率調(diào)整波形

圖13　RAMP_UP_+VSET斜率調(diào)整波形

通過設(shè)置相應(yīng)的數(shù)字邏輯信號的控制時序，可以得到滿足各種顯示器的驅(qū)動波形設(shè)計需要的波形組合。如圖10~圖13所示，該仿真電路可以實現(xiàn)二級正負電平的切換、斜率的改變、波形的疊加等功能。

本課題研究的基于PSpice的通用顯示驅(qū)動電路經(jīng)過仿真能準(zhǔn)確接收數(shù)字邏輯的控制信號，實現(xiàn)了預(yù)定的高壓波形受控發(fā)生功能，可以實現(xiàn)二級正負電壓之間的轉(zhuǎn)換、方波、斜波之間的切換，及實現(xiàn)波形、頻率可調(diào)整的功能。該通用顯示驅(qū)動電路可以通過上位機來設(shè)置所需的波形組合、頻率，既可以實現(xiàn)PDP對斜率的高要求又能滿足LCD、FED等對驅(qū)動波形維持時間的高效調(diào)整的要求。

3　總結(jié)與展望

本文主要通過討論不同顯示屏對驅(qū)動波形的要求分析出其基本組成波形，進而討論通用驅(qū)動電路的實現(xiàn)功能和電路構(gòu)成并進行PSpice建模。通過對通用模型的仿真和調(diào)試可以很快確定需要調(diào)整的參數(shù)以指導(dǎo)實際電路的設(shè)計，從而為工程實踐提供設(shè)計思路和方向，節(jié)約系統(tǒng)調(diào)試的時間和成本。本模型系統(tǒng)仿真可以實現(xiàn)二階幅值電壓波形的產(chǎn)生，頻率、斜率均可通過控制信號和相關(guān)電路參數(shù)進行調(diào)整，脈沖寬度最小可達2 μs、斜波持續(xù)時間最小達8 μs（從0 V上升到250 V）。仿真結(jié)果表明，本模型可實現(xiàn)必要的波形發(fā)生功能并為后續(xù)不同的新型顯示器件驅(qū)動波形需求提供所需的設(shè)計調(diào)整指導(dǎo)。

參考文獻：

［1］湯勇明. SMPDP等效電路模型的研究［D］.南京：東南大學(xué)，2006.

［2］湯勇明，沈建于，王保平. SMPDP自動功耗調(diào)整方法的設(shè)計［J］.電子器件，2005，27（4）：632-635.

［3］Park J S，Shin Y S，Hong S S，et al. A New Sustainer with Primary sided Integrated of DC/DC converter and Energy Recovery circuit for AC- PDP［C］// 2011 IEEE 8th International Conference on Power Electronics and ECCE Asia（ICPE & ECCE），IEEE，2011：788-794.

［4］Tang Y M，Zhang X，Wang B P，et al. Development of New 42-inch WXGA Resolution SMPDP［C］//Proc IDW’07，2007：2109-2112.

［5］Kwak S. Neutral Point Clamped Inverter Based PDP Driver［J］. Journal of Display Technology，2013，9（12）：977-984.

［6］吳忠，李曉華，湯勇明，等.大屏幕SM-PDP能量復(fù)得維持驅(qū)動電路系統(tǒng)設(shè)計［J］.電子器件，2004，27（3）：432-435.

［7］林韻英. FED灰度調(diào)制方法的研究及其驅(qū)動電路實現(xiàn)［D］.福州：福州大學(xué)，2006.

［8］劉景鑫，林志賢，郭太良. FED驅(qū)動系統(tǒng)集成設(shè)計［J］.現(xiàn)代電子技術(shù)，2007（9）：185-187，194.

［9］汪建民. PSpice電路設(shè)計與應(yīng)用［M］.北京：國防工業(yè)出版社，2007：5，9，114.

［10］Azar R，Udrea F，De Silva M，et al. Advanced SPICE Modeling of Large Power IGBT Modules［J］. IEEE Transactions on Industry Applications，2004，40（3）：710-716.

［11］Gadjeva E，Hristov M. Behavioral Parameterized SPICE Models of Photovoltaic Modules［C］//Mixed Design of Integrated Circuits and Systems（MIXDES），2013 Proceedings of the 20th Internation?al Conference. IEEE，2013：355-359.

［12］Asparuhova K，Grigorova T. IGBT Behavioral PSpice Model［C］// 2006 25th International Conference on Microelectronics，IEEE，2006：203-206.

［13］史劉星，魏廷存，樊曉椏.中小屏幕TFT-LCD源驅(qū)動器電路設(shè)計［J］.液晶與顯示，2009，24（1）：93-97.

［14］Chang Ge，Jihui Wu，Yongming Tang. Ultrasound Driving Appli?cation of a Universal Waveform Generator Derived from Display?ing Driving System［J］. Journal of Computer and Communications 2.13（2014）：9.

吳集輝（1990-），男，漢族，江西九江人，東南大學(xué)碩士在讀，主要研究方向為嵌入式系統(tǒng)研究與應(yīng)用，jhw_seu@163.com；

湯勇明（1973-），男，漢族，江蘇省江都市人，東南大學(xué)研究員，主要研究方向為顯示電子學(xué)、光電測試與評估，tym@seu.edu.cn。

Design and Implementation of the Teleindication Unit of Distribution Terminal*

LIAO Xiaoqun，QIN Jing*，MA Li

（Xi’an University of Science & Technology，Xi’an 710054，China）

Abstract:A design of teleindication unit based on dual MPU with ARM9 and Cortex-M3 was discussed. It provid?ed total structure of hardware based on chip i.MX287 and STM32F103VE.The design method of hardware in teleindication input circuit was introduced in detail. The material design and development of software in teleindica?tion unit and a communication unit are elaborated.The whole teleindication unit’s functions，such as teleindication acquisition，data conservation and uploading，SOE，time setting，communication are actualized in accordance with IEC60870-5-104 power protocol. Experiment results showed that the design of teleindication unit meets the needs for the provisions，and it has a certain value.

Key words:dual MPU；distribution terminal；IEC60870-5-104 power protocol；teleindication unit；SOE

doi：EEACC：6210J10.3969/j.issn.1005-9490.2016.01.022

收稿日期：2015-04-07修改日期：2015-05-04

中圖分類號：TN710

文獻標(biāo)識碼：A

文章編號：1005-9490（2016）01-0098-06