基于USB2.0的LVDS數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

張瑞生

【摘要】 利用USB總線通用和即插即用的特點(diǎn)，研制了基于USB2.0接口的LVDS數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)利用USB總線來接收被測(cè)對(duì)象的LVDS數(shù)據(jù)，使其采集、處理更加方便快捷。文中詳細(xì)介紹了系統(tǒng)結(jié)構(gòu)，給出了硬件系統(tǒng)設(shè)計(jì)思想，并對(duì)各子模塊的詳細(xì)設(shè)計(jì)進(jìn)行了闡述。

【關(guān)鍵詞】 LVDS USB總線 便攜式 數(shù)據(jù)采集

前言

LVDS數(shù)據(jù)傳輸和接口技術(shù)，具有高速度、低功耗、低成本、低誤碼率、低輻射等優(yōu)點(diǎn)，其核心是采用低電壓擺幅（350mV）高速差動(dòng)傳輸數(shù)據(jù)，實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)或者一點(diǎn)對(duì)多點(diǎn)的連接，在對(duì)信號(hào)完整性、低抖動(dòng)及共模特性要求較高的互聯(lián)系統(tǒng)中得到廣泛應(yīng)用，已成為高速數(shù)字信號(hào)傳輸?shù)膰H通用接口標(biāo)準(zhǔn)。

LVDS對(duì)傳輸介質(zhì)要求不高，更有利于惡劣環(huán)境下圖像數(shù)據(jù)傳輸。為方便LVDS數(shù)據(jù)在便攜及特殊情況下的測(cè)試，文中設(shè)計(jì)了基于USB2.0的LVDS數(shù)據(jù)采集系統(tǒng)，通過USB總線連接測(cè)試計(jì)算機(jī)，組成不需外接電源的移動(dòng)測(cè)試系統(tǒng)，避免了常規(guī)測(cè)試設(shè)備龐大、笨重的缺點(diǎn)，滿足便攜測(cè)試需求。

一、數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)

系統(tǒng)分為5個(gè)模塊：LVDS接口模塊、存儲(chǔ)器模塊、USB接口模塊、FPGA處理模塊、電源管理模塊，如圖1所示，主要實(shí)現(xiàn)如下功能：

1、LVDS輸入信號(hào)緩沖與數(shù)據(jù)轉(zhuǎn)換；

2、采集數(shù)據(jù)的存儲(chǔ)；

3、與上位機(jī)的通信接口控制；

4、數(shù)據(jù)采集處理、存儲(chǔ)管理和接口通訊協(xié)議解析；

5、轉(zhuǎn)換產(chǎn)生系統(tǒng)需要的各種電源。

二、接口模塊

LVDS輸入信號(hào)經(jīng)緩沖器后直接進(jìn)入FPGA，在FPGA內(nèi)進(jìn)行解碼和存儲(chǔ)工作。選用TI公司的SN65LVDS048A，該芯片為400Mbps LVDS信號(hào)接收器，輸出標(biāo)準(zhǔn)3V CMOS信號(hào)，可直接給FPGA的IO端口。

三、FPGA處理模塊

處理模塊是整個(gè)數(shù)據(jù)采集系統(tǒng)的控制核心，選用FPGA實(shí)現(xiàn)，具有靈活、可靠、實(shí)時(shí)性和穩(wěn)定性高等特點(diǎn)。主要包括對(duì)LVDS信號(hào)的采集和存儲(chǔ)，與各接口之間的數(shù)據(jù)通信，對(duì)存儲(chǔ)芯片的控制和數(shù)據(jù)存儲(chǔ)。FPGA直接將采集的數(shù)據(jù)按幀結(jié)構(gòu)存儲(chǔ)到非易失存儲(chǔ)器，以供在空閑時(shí)通過USB讀取數(shù)據(jù)；在進(jìn)行數(shù)據(jù)存儲(chǔ)的同時(shí)，將最新一幀數(shù)據(jù)放到緩沖區(qū)中，以供外部接口讀取實(shí)時(shí)幀的數(shù)據(jù)。

3.1 LVDS采集存儲(chǔ)

LVDS信號(hào)經(jīng)過LVDS緩沖器轉(zhuǎn)換為LVTTL信號(hào)，直接進(jìn)入FPGA中，實(shí)現(xiàn)信號(hào)的解碼和數(shù)據(jù)存儲(chǔ)。FPGA選用Xilinx公司的XC3S200AN。輸入信號(hào)在場(chǎng)同步VSYN（高）有效時(shí)，根據(jù)時(shí)鐘Vclk對(duì)數(shù)據(jù)VD進(jìn)行鎖存和移位，由高到低。在字完成VBYT-SYN的上升沿將移位后的數(shù)據(jù)鎖存到lvdsdata，同時(shí)產(chǎn)生寫同步信號(hào)。數(shù)據(jù)解碼如圖2所示。利用與數(shù)據(jù)同步的寫信號(hào)，在Vclk下將數(shù)據(jù)寫入緩沖FIFO，在VSYN有效后數(shù)據(jù)有效。

3.2與USB及存儲(chǔ)器接口

FPGA與USB總線芯片連接，USB接口的FIFO在非滿狀態(tài)下寫有效，根據(jù)控制信號(hào)，在FPGA中獲取命令譯碼，當(dāng)發(fā)出采集指令時(shí)，讀有效，從而將數(shù)據(jù)通過芯片輸出。

FPGA上掛接了兩種存儲(chǔ)器：SDRAM和NAND FLASH，分別用于當(dāng)前幀實(shí)時(shí)數(shù)據(jù)和連續(xù)數(shù)據(jù)幀的存儲(chǔ)。SDRAM選用MT48LC16M16A2，具有16M存儲(chǔ)空間，16位數(shù)據(jù)寬度，讀寫速度快。Flash選用兩片8位數(shù)據(jù)寬度，組合成16位數(shù)據(jù)寬度。

四、存儲(chǔ)器模塊

在LVDS數(shù)據(jù)采集系統(tǒng)中，對(duì)SDRAM的讀寫控制主要是通過編寫SDRAM讀寫控制器，將SDRAM的讀寫簡(jiǎn)化成SRAM的形式，對(duì)于連續(xù)存儲(chǔ)區(qū)的存儲(chǔ)和讀取，在進(jìn)行編碼后通過FPGA內(nèi)建立的異步存儲(chǔ)FIFO-A寫入FLASH。圖3為SDRAM控制器與外部的接口示意圖，右端為與SDRAM對(duì)應(yīng)信號(hào)，左端為與FPGA對(duì)應(yīng)系統(tǒng)控制信號(hào)。時(shí)序仿真如圖4所示。

五、USB接口模塊

采用Cypress公司的CY7C68013A作為USB接口芯片，完成系統(tǒng)維護(hù)和數(shù)據(jù)下載等功能，包含驅(qū)動(dòng)程序、接口單片機(jī)程序和與FPGA接口設(shè)計(jì)。

六、電源管理模塊

采用NS公司的LP3997MM-3.3芯片通過DC-DC轉(zhuǎn)換為整個(gè)系統(tǒng)提供+3.3V，再通過LDO轉(zhuǎn)換出所需的1.5V。

七、結(jié)束語

本文在充分研究LVDS傳輸特性和USB總線的基礎(chǔ)上，

詳細(xì)闡述了USB-LVDS數(shù)據(jù)采集系統(tǒng)總體結(jié)構(gòu)和硬件設(shè)計(jì)。

經(jīng)過在多型產(chǎn)品的使用和試驗(yàn)，以其靈巧、便攜、可熱插拔、可靠性高等特點(diǎn)，較原有PCI總線測(cè)試系統(tǒng)具明顯優(yōu)勢(shì)。

參 考 文 獻(xiàn)

[1] 趙傳猛，一種簡(jiǎn)單的SDRAM控制器實(shí)現(xiàn)，計(jì)算機(jī)與數(shù)字工程，Vol.38 No.8，197～200

[2]林剛勇， 馬善農(nóng)，許邦蓮.CY7C68013在數(shù)據(jù)傳輸中的應(yīng)用[J]微計(jì)算機(jī)信息， 2007（10 ）：76一75

[3]盛大鵬，基于FLASH的高速大容量存儲(chǔ)器的研究，中國科學(xué)院研究生院碩士論文，2008

[4]NS，LVDS用戶手冊(cè)（第四版），2008

[5]楊維，高速低壓差分信號(hào)傳輸接收電路設(shè)計(jì)，哈爾濱工業(yè)大學(xué)碩士學(xué)位論文，2010