高速電路設(shè)計(jì)中電源完整性的仿真研究

焦喜香（中國(guó)電子科技集團(tuán)公司第38研究所，安徽合肥，230088）

?

高速電路設(shè)計(jì)中電源完整性的仿真研究

焦喜香
（中國(guó)電子科技集團(tuán)公司第38研究所，安徽合肥，230088）

摘 要：在高速電路設(shè)計(jì)中，數(shù)據(jù)傳輸速度很快且電子元器件工作噪聲裕量很小，這就對(duì)PCB板電源設(shè)計(jì)指標(biāo)提出了很高的要求。本文對(duì)高速電路布板后整板電源完整性（PI）以及關(guān)鍵信號(hào)線的信號(hào)完整性問(wèn)題進(jìn)行了設(shè)計(jì)仿真，實(shí)踐證明：運(yùn)用仿真軟件對(duì)系統(tǒng)進(jìn)行完整性分析仿真，對(duì)于提高整板設(shè)計(jì)成功率、短設(shè)計(jì)周期支持作用較大。

關(guān)鍵詞：電源完整性；高速電路；信號(hào)完整性；HyperLynx

引言

電子元器件朝著微型化、高集成度、多功能化的方向發(fā)展，其瞬態(tài)切換功率越來(lái)越高，工作電壓越來(lái)越低，噪音裕量變小，相應(yīng)的PCB板整體電路設(shè)計(jì)密度更高，速度更快，對(duì)電源的要求更加苛刻。在設(shè)計(jì)復(fù)雜程度提高的同時(shí)，設(shè)計(jì)整體PCB整體電路時(shí)，勢(shì)必遇到越來(lái)越多影響電源穩(wěn)定性的各種干擾因素，且目前的信號(hào)完整性仿真都是建立在電源系統(tǒng)絕對(duì)穩(wěn)定基礎(chǔ)之上的。所以在互連設(shè)計(jì)時(shí)，進(jìn)行電源完整性分析已成為必然。目前支持仿真的軟件有很多，本文主要利用Mentor公司的HyperLynx進(jìn)行仿真設(shè)計(jì)。

1 電源完整性分析

電源完整性分析的主要目標(biāo)就是能夠給芯片電路提供干凈的電源，消除電源噪聲對(duì)芯片輸出信號(hào)的影響。電源噪聲對(duì)芯片的影響，會(huì)引起輸出信號(hào)的邏輯錯(cuò)誤或者產(chǎn)生時(shí)序問(wèn)題。此外，電源地網(wǎng)絡(luò)和信號(hào)網(wǎng)絡(luò)不是獨(dú)立的，而是緊緊耦合在一起的。所以電源地的噪聲還會(huì)通過(guò)耦合影響信號(hào)線，或者輻射到外面，會(huì)產(chǎn)生EMI、EMC的問(wèn)題等等［1］。

一個(gè)電源供給系統(tǒng)（PDS）由電壓調(diào)整器VRM、 BULK電容、高頻退耦電容、電源地平面四個(gè)對(duì)象構(gòu)成［2］。一個(gè)理想的電源系統(tǒng)其等效阻抗應(yīng)該為零，即在平面任何地方的電位應(yīng)該保持穩(wěn)定不變的，但是在實(shí)際運(yùn)用中存在很大的噪聲干擾，甚至有可能影響系統(tǒng)的正常工作。因此電源完整性分析的核心就是設(shè)計(jì)整個(gè)電源供給網(wǎng)絡(luò)或者其中的一部分，在感興趣的頻率范圍內(nèi)降低整個(gè)網(wǎng)絡(luò)的阻抗，使得電源地網(wǎng)絡(luò)產(chǎn)生的噪聲最小，而電源地網(wǎng)絡(luò)設(shè)計(jì)一個(gè)主要參數(shù)就是目標(biāo)阻抗，它的定義為：

其中 Power_Supply_Voltage為電源網(wǎng)絡(luò)的供電電壓，Allowed_Ripple為該網(wǎng)絡(luò)允許的最大紋波，Current為通過(guò)的電流值。當(dāng)前解決電源完整性首先要合理設(shè)計(jì)PCB疊層，在電源層和地層大面積鋪銅，提供低阻抗的路徑。對(duì)于由于芯片本身內(nèi)部引起的電源問(wèn)題最有效的途徑就是合理的布置去耦電容［3］。因此解決電源完整性問(wèn)題的關(guān)鍵應(yīng)該是選擇合適的電容、在合理的位置擺放這些電容，使PDS阻抗在系統(tǒng)的工作頻率范圍內(nèi)小于目標(biāo)阻抗。

2 仿真分析流程

2.1 系統(tǒng)簡(jiǎn)介

以目前設(shè)計(jì)的一高速采集系統(tǒng)為例來(lái)詳細(xì)闡述仿真分析的流程。該系統(tǒng)采用高速ADC、高端FPGA以及高速光纖模塊為硬件平臺(tái)來(lái)實(shí)現(xiàn)數(shù)據(jù)的采集傳輸。系統(tǒng)功能框圖如圖1所示。

圖1 系統(tǒng)功能框圖

2.2 電源完整性仿真

運(yùn)用HyperLynx內(nèi)嵌的功能模塊PI來(lái)進(jìn)行電源完整性仿真［4］。PI模塊仿真方式分為集總參數(shù)仿真和分布參數(shù)仿真。集總參數(shù)仿真即把整個(gè)電源平面看成一個(gè)集成點(diǎn)，而分布參數(shù)仿真采用頻點(diǎn)掃描，可選擇要仿真的管腳，看管腳之間的交互影響。一般我們?cè)谶M(jìn)行電源Net仿真時(shí)，選擇集總參數(shù)對(duì)整個(gè)網(wǎng)絡(luò)進(jìn)行阻抗分析更加有效。集總參數(shù)仿真也可導(dǎo)出到預(yù)分析環(huán)境中進(jìn)行增減電容，替換電容，改變安裝方式，改變疊層等What-If分析方法來(lái)進(jìn)行該供電網(wǎng)絡(luò)的PCB優(yōu)化設(shè)計(jì)。

首先設(shè)置板級(jí)的分析數(shù)據(jù)庫(kù)，將PCB板圖設(shè)計(jì)數(shù)據(jù)直接讀入，確定板材材料，明確PCB疊層關(guān)系，設(shè)置各電源網(wǎng)絡(luò)的直流電壓，導(dǎo)入去耦電容模型或設(shè)置去耦電容參數(shù)包括ESR和ESL。根據(jù)設(shè)計(jì)要求確定電源平面的噪聲容限，一般按照電源網(wǎng)絡(luò)的5%來(lái)定義，最大動(dòng)態(tài)電流一般按照芯片工作最大電流的50%來(lái)計(jì)算要仿真的電源網(wǎng)絡(luò)目標(biāo)阻抗。

先對(duì)FPGA中關(guān)鍵的內(nèi)核電壓進(jìn)行仿真。通常用鉭電容來(lái)進(jìn)行板級(jí)低頻段去耦，可以用幾個(gè)或多個(gè)電容并聯(lián)以減小等效串聯(lián)電感。在高頻段，把去耦的頻率范圍分成3到4個(gè)頻段。在本系統(tǒng)中FPGA實(shí)際工作頻率為300MHz，在低頻段選擇多個(gè)470uf的鉭電容并聯(lián)，然后高頻段利用公式計(jì)算出所需要的去耦電容容值。要考慮利用多個(gè)陶瓷小電容并聯(lián)簡(jiǎn)單有效的減小阻抗，同時(shí)容值間隔不能太大，要有效控制反諧振點(diǎn)阻抗的幅度。通過(guò)計(jì)算，我們可以選擇2.2uf和0.1uf的電容組合為該電源網(wǎng)絡(luò)高頻段進(jìn)行去耦設(shè)計(jì)。

圖2為FPGA內(nèi)核電壓網(wǎng)絡(luò)頻率—目標(biāo)阻抗曲線圖，從圖中可以在為300MHz時(shí)，最大的阻抗為0.071124，即紋波電壓最大為71mv。在實(shí)際設(shè)計(jì)時(shí)允許阻抗在目標(biāo)阻抗線上一點(diǎn)，因?yàn)榉抡娴臅r(shí)候沒(méi)有考慮芯片本身內(nèi)部的濾波設(shè)計(jì)。因此可以看出電容設(shè)計(jì)基本上是可以滿足阻抗設(shè)計(jì)要求的。

圖2 FPGA內(nèi)核電壓網(wǎng)絡(luò)頻率目標(biāo)阻抗曲線圖

同時(shí)還可對(duì)電源平面可進(jìn)行壓降和電流密度的仿真，防止器件出現(xiàn)失效過(guò)大的電壓降，導(dǎo)致器件邏輯出錯(cuò)；或因過(guò)高的電流密度導(dǎo)致PCB損壞。從圖3可以看出，該電源網(wǎng)絡(luò)最大壓降為0.4mv，表層最高電流密度為14.7A/mm2，是能夠滿足設(shè)計(jì)要求的。

3.2 信號(hào)完整性仿真

根據(jù)上一章節(jié)對(duì)電源完整性仿真的結(jié)果，同時(shí)可以對(duì)主要網(wǎng)絡(luò)的信號(hào)完整性進(jìn)行仿真，從而更直接的驗(yàn)證電源完整性設(shè)計(jì)的合理性。對(duì)于本系統(tǒng)電路來(lái)說(shuō)，由于要實(shí)現(xiàn)帶寬400MHz的中頻采樣，后期傳輸速率很大，因此要著重關(guān)注光纖數(shù)據(jù)的傳輸。選取其中一對(duì)光纖輸出差分線，導(dǎo)入到前仿真中，然后提取過(guò)孔的S參數(shù)模型，如圖4所示。

圖3 電源網(wǎng)絡(luò)電壓壓降和電流密度仿真

圖4 GTX信號(hào)線導(dǎo)入前仿真設(shè)計(jì)

圖5 光纖傳輸線仿真眼圖結(jié)果

圖5為傳輸速度為8Gbps的數(shù)據(jù)傳輸眼圖仿真結(jié)果，眼圖過(guò)渡良好，眼部充分張開(kāi)，說(shuō)明接收器側(cè)的FPGA可以輕松地解讀數(shù)據(jù)，能夠很好的實(shí)現(xiàn)8Gbps的數(shù)據(jù)傳輸。

3 實(shí)際測(cè)試結(jié)果

在本系統(tǒng)實(shí)際測(cè)試中，運(yùn)用光纜實(shí)現(xiàn)測(cè)試數(shù)據(jù)自回環(huán)，通過(guò)計(jì)算機(jī)端的FPGA邏輯分析軟件Vivado來(lái)觀察光模塊的工作狀態(tài)。

測(cè)試結(jié)果如圖6所示，可以看出光模塊可以很好的實(shí)現(xiàn)8Gsps的數(shù)據(jù)傳輸，無(wú)誤碼出現(xiàn)。

圖6 光模塊傳輸數(shù)據(jù)率8Gsps的測(cè)試結(jié)果

4 結(jié)束語(yǔ)

本文簡(jiǎn)要的介紹了利用電路仿真工具進(jìn)行電源完整性以及信號(hào)完整性仿真的方法和流程，并結(jié)合項(xiàng)目中的電路設(shè)計(jì)進(jìn)行仿真，并對(duì)結(jié)果進(jìn)行了驗(yàn)證。實(shí)踐證明：通過(guò)軟件對(duì)電路PCB板進(jìn)行電源完整性以及關(guān)鍵信號(hào)線進(jìn)行仿真，可以有效的縮短設(shè)計(jì)的周期，降低設(shè)計(jì)的難度，提高設(shè)計(jì)的可靠性。

參考文獻(xiàn)

［1］ 高性能PCB 的SI/PI 和EMI/EMC仿真設(shè)計(jì) Ansoft培訓(xùn)手冊(cè).

［2］ 申偉，唐萬(wàn)明，王楊.高速PCB的電源完整性分析［J］.現(xiàn)代電子技術(shù)，2009，311（24）：213-218.

［3］ （美）伯格?。˙ogatin，E.）著.李玉山等譯.信號(hào)完整性分析［M］.北京：電子工業(yè)出版社，2005.

［4］ 張海風(fēng)等編著.HyperLynx仿真與PCB設(shè)計(jì)［M］.北京：機(jī)械工業(yè)出版社，2005.

［5］ 堵軍，高輝，張益平.電路設(shè)計(jì)中的信號(hào)完整性分析和研究［J］.電子與封裝，2013，13（8）：25-29.

Simulation Research of Power Integrity in Hign-speed Digital Design

Xixiang Jiao
（No.38 Research Institute.CETC， Hefei， Anhui， 230088， China）

Abstract：In the design of high speed circuit， the data transmission speed is very fast and the electronic components work noise margin is very small， therefore It is an enormous challenge to get a well-regulated power supply.This paper introduces the emulation design and analysis of power integrity and signal integrity of high-speed circuit boards， packages and high-speed serial links.Based on the simulation tool，the problem for the power supply of whole circuit and key signal line are taken as the research obiects.The practice has proved that emulation used simulation tool can speed design， improve the success of circuit boards and decrease cost.

Key words：Power Integrity； Hign-speed Circuit； Signal Integrity； HyperLynx

中圖分類號(hào)：TN86

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：2095-8412 （2016） 02-226-04

DOI：工業(yè)技術(shù)創(chuàng)新 URL： http//www.china-iti.com 10.14103/j.issn.2095-8412.2016.02.028

作者簡(jiǎn)介：

焦喜香（1982-），女，工程師，博士，從事雷達(dá)數(shù)字收發(fā)方面的設(shè)計(jì)與研究。