一種磁控憶感模擬器的設(shè)計及其特性分析

楊 凌，蘇 婧，黃 麟，蒲中柱

?

一種磁控憶感模擬器的設(shè)計及其特性分析

楊 凌，蘇 婧，黃 麟，蒲中柱

(蘭州大學(xué)信息科學(xué)與工程學(xué)院 蘭州 730000)

記憶器件的出現(xiàn)為電路設(shè)計提供了新的方法，由于目前尚無法獲得實際的記憶器件，所以研究人員通常通過搭建電路模擬器的方法對其進(jìn)行研究。本文直接從憶感器的定義出發(fā)，建立了一種磁控憶感器的數(shù)學(xué)模型，采用通用電路元器件設(shè)計了一種不包含憶阻器的磁控憶感“浮地”電路模擬器，并采用Matlab和Multisim混合仿真的方法，給出了在不同交變信號激勵以及不同參數(shù)下磁控憶感電路模擬器的系統(tǒng)級仿真實驗，結(jié)果表明：所設(shè)計的磁控憶感器具有磁通－電流之間的自收縮磁滯回線特性，是一種具有記憶特性的非線性電感，這與理論概念上的憶感器特性相吻合，從而為憶感器在電子學(xué)領(lǐng)域產(chǎn)生新的應(yīng)用電路提供了器件模擬實體。

模擬器; 浮地; 憶感器; 磁滯回線特性

1971年，文獻(xiàn)[1]根據(jù)電路變量的完備性理論，提出了憶阻器的概念。2008年5月，HP實驗室宣布制造了第一個物理實現(xiàn)的憶阻器[2]，同年11月，在伯克利大學(xué)舉行的憶阻器和憶阻系統(tǒng)國際研討會上，定義了憶容器和憶感器兩種記憶器件，這兩種新的電路器件是在憶阻器基礎(chǔ)上的推廣，它們與憶阻器的相同之處是都具有記憶能力，不同之處在于這兩種器件能存儲能量。這些新的記憶器件在電子學(xué)領(lǐng)域出現(xiàn)，展示了一個新的未知的領(lǐng)域，將有可能導(dǎo)致一系列的變革，同時也提供了一個新的工具，可以從一個新的角度來觀察舊的科學(xué)問題[3]。

由于目前記憶器件的物理實現(xiàn)仍然停留在實驗室階段，尚未進(jìn)入商業(yè)化生產(chǎn)階段，所以還無法從市場直接購得實際的記憶器件，因此研究人員通常通過搭建記憶器件的電路模擬器(即二端口等效電路)對其進(jìn)行研究。相對于憶阻器，憶容器和憶感器的電路模擬器研究較少，而且大部分憶容器和憶感器的模擬器都是基于憶阻器實現(xiàn)的[4-10]。文獻(xiàn)[4]首先提出了通過二端口電量關(guān)系的線性變換將憶阻器轉(zhuǎn)化為憶容器和憶感器的思想。文獻(xiàn)[5]最早采用現(xiàn)有的通用電路元器件，實現(xiàn)了憶阻器到憶容器和憶感器的轉(zhuǎn)換，但他們所實現(xiàn)的憶容器和憶感器中包含了一個串聯(lián)的寄生電阻，且提出的模擬器只能實現(xiàn)“接地”方式，不能任意接入電路使用。文獻(xiàn)[6]采用通用模擬電子元器件建立了一種磁通控制型憶阻器的等效電路模型，進(jìn)而設(shè)計了一種磁通控制型憶感器的等效電路并研究了其韋-安(即磁通-電流)關(guān)系的非線性，所實現(xiàn)的憶阻器及憶感器也只能實現(xiàn)“接地”方式。文獻(xiàn)[7]采用文獻(xiàn)[8]中的憶阻模擬器，并根據(jù)文獻(xiàn)[5]的方法建立了一種憶感器的電路模擬器，并通過Matlab仿真分析和硬件電路測試研究了憶感器的韋-安關(guān)系，設(shè)計的憶感器模擬器同樣受制于“接地”限制。為了使所設(shè)計的電路模擬器可以任意接入電路使用，文獻(xiàn)[9]闡述了采用第二代電流傳輸器將“浮地”憶阻器轉(zhuǎn)換為“浮地”憶容器和憶感器的方法。文獻(xiàn)[10-11]基于通用電路元器件中完成了一種磁控憶阻器的“浮地”設(shè)計，并分別實現(xiàn)了由“浮地”磁控憶阻器到憶容器和憶感器的轉(zhuǎn)換。文獻(xiàn)[12]的工作與文獻(xiàn)[6]類似，其貢獻(xiàn)在于采用第二代電流傳輸器實現(xiàn)了由“接地”憶阻器到“浮地”憶感器的轉(zhuǎn)換。上述有關(guān)憶容器和憶感器的模擬器設(shè)計中均包含兩部分內(nèi)容，一是憶阻器的電路模擬器設(shè)計，二是轉(zhuǎn)換電路的設(shè)計，因此電路實現(xiàn)較為繁瑣。

文獻(xiàn)[13]直接從憶容器的定義出發(fā)，建立了其數(shù)學(xué)模型，并設(shè)計了不包含憶阻器的憶容器的電路模擬器，從而為憶容器和憶感器的電路模擬器設(shè)計提供了新的思路，然而，其所設(shè)計的憶容器的電路模擬器依然受制于“接地”限制。本文根據(jù)憶感器的定義，建立了一種磁控憶感器的數(shù)學(xué)模型，并基于該模型，采用通用模擬電路元器件完成了其“浮地”電路模擬器的設(shè)計，最后基于Multisim和Matlab仿真軟件研究了其基本電特性。

1 憶感器的定義及其分類

一個階電流控制型憶感系統(tǒng)可表示為：

一個階磁通控制型憶感系統(tǒng)可表示為：

2 磁控憶感器的“浮地”電路模擬器設(shè)計

根據(jù)磁控憶感器的定義，類似于憶阻器[2]和憶容器[13]的建模方法，本文提出了一種磁控憶感器數(shù)學(xué)模型：

式中，為實常數(shù)。在記憶器件的建模中，常用的窗函數(shù)有矩形窗[3,5]、Jogleke窗[14]和Biolek窗[15]，為簡化電路模擬器的設(shè)計，本文借鑒文獻(xiàn)[13]的建模方法，取線性窗函數(shù)，即令，則有：

因此，系統(tǒng)的狀態(tài)變量函數(shù)可表示為：

式中，0表示初始狀態(tài)。對應(yīng)憶感器的初始值，將式(8)帶入式(5)可得：

將式(9)帶入式(4)可得：

由以上推導(dǎo)可知，本文提出的磁控憶感電路模擬器的設(shè)計包括兩部分工作：一是磁通積分電路的設(shè)計，實現(xiàn)式(8)也即式(7)的功能；二是由磁通控制的電路設(shè)計，實現(xiàn)式(10)的功能。主要涉及磁通的產(chǎn)生(即電壓積分)，的積分、放大以及與其積分量之間的乘法運算等，上述運算關(guān)系可方便地采用通用運放、乘法器等模擬電子元器件實現(xiàn)。為使所設(shè)計的憶感模擬器可以方便地接入電路使用，需要考慮其二端口的“浮地”設(shè)計。具體實現(xiàn)電路如圖1所示，其中，U1、U2、U3、U4均為理想運放，A為二輸入模擬乘法器，為電流控制的電流源。

圖1中，憶感器的端口電壓為()，端口電流為()。在圖示參考方向下，。U1對憶感器的端口電壓和進(jìn)行差分運算，其輸出電壓；U2對3()進(jìn)行積分運算，形成磁通量，；U3對進(jìn)行積分，形成系統(tǒng)的狀態(tài)變量，；A完成與之間的乘法運算，其輸出實現(xiàn)式(10)中的運算；由于U4接成電壓跟隨器的形式，所以通過電阻8的電流，此外，由于U4為理想運放，所以其輸入端不取電流，因此實際上通過電流控制的電流源跟隨憶感器的端口電流()，在圖示電流源的方向下，。

由上述分析可得到本文所設(shè)計的磁控憶感器的電路模擬器實現(xiàn)可表示為：

比較式(11)與式(10)及式(7)可知，在圖1所示的電路參數(shù)下，磁控憶感器的，，。

電路的“浮地”二端口設(shè)計主要是通過運放U1對憶感器的兩個端口電壓進(jìn)行差分運算實現(xiàn)的，其中2端口接受控電流源的參考支路，它可以“浮地”也可以“接地”。故圖1所示的磁控憶感器的電路模擬器可方便地任意接入電路使用。

3 磁控憶感模擬器的基本電特性分析

不同于傳統(tǒng)電感元件，憶感器的顯著特點是電感值的受控性。以下采用Matalb和Multisim的混合仿真方法，在圖1所示電路參數(shù)設(shè)置下，端口施加不同的交變激勵電壓，研究本文所設(shè)計的磁控憶感器的基本電特性。

3.1 韋-安關(guān)系

首先，基于Multisim仿真平臺，在圖1所示電路的端口施加正弦激勵電壓，分別改變電壓的幅度和頻率，用示波器觀察通過憶感器的磁通與電流之間的變化曲線。為了比較不同頻率及不同幅度變化時憶感器的韋-安(磁通-電流)關(guān)系曲線的變化情況，將Multisim仿真平臺下得到的數(shù)據(jù)導(dǎo)入Matlab仿真軟件，可畫出不同正弦電壓信號激勵下，本文所設(shè)計的磁控憶感擬器的韋-安變化關(guān)系如圖2所示。

由圖2可見，當(dāng)對圖1所示的電路施加正弦交變電壓時，其電流與磁通同時過零點，韋-安關(guān)系相圖呈現(xiàn)磁滯環(huán)形。當(dāng)固定激勵信號的幅值時，隨著頻率的逐漸增大，磁滯環(huán)逐漸向內(nèi)收縮，直至退化為直線，說明當(dāng)激勵信號頻率很高時，憶感器將退化為線性電感，而失去其記憶性；當(dāng)固定激勵信號的頻率時，不論幅值如何變化，均呈現(xiàn)磁滯回線特性。憶感器輸入端口的韋-安關(guān)系曲線不僅與輸入電壓的頻率有關(guān)，而且與輸入電壓的幅值有關(guān)。

接著在圖1所示電路的端口分別施加正弦波、方波和三角波電壓信號，并取交變信號的幅值=1.5 V，頻率=500 Hz，采用上述同樣的Multisim和Matlab混合仿真方法，得到磁控憶感模擬器在不同交變信號激勵下的韋-安關(guān)系如圖3所示。

由圖3可見，在不同的交變電壓信號激勵下，本文所設(shè)計的磁控憶感器的電流與磁通均同時過零點，韋-安關(guān)系相圖均呈現(xiàn)自收縮磁滯回線特性，符合憶感器所應(yīng)具有的基本特性[3,16-17]。

3.2 伏-安關(guān)系

分別在圖1所示電路的端口施加正弦波、方波和三角波電壓信號，并取交變電壓信號的幅值=1.5 V，頻率=500 Hz，首先，基于Multisim仿真平臺，用示波器觀察不同交變電壓信號激勵下憶感器的伏-安關(guān)系曲線，之后將Multisim仿真平臺下得到的數(shù)據(jù)導(dǎo)入Matlab仿真軟件，比較得到本文所設(shè)計的磁控憶感模擬器的伏-安關(guān)系如圖4a所示，圖4b、圖4c、圖4d為在不同交變電壓信號激勵下，在Multisim平臺下用示波器觀察到的磁控憶感模擬器端口的電壓和電流時域波形。

由圖4a可以看出，磁控憶感器呈現(xiàn)不同于與傳統(tǒng)的線性電感的伏安特性曲線；由圖4b、圖4c、圖4d可以看出，在周期信號激勵下，磁控憶感器端口的電壓、電流時域關(guān)系也不同于傳統(tǒng)的線性電感。

3.3 憶感值隨時間、頻率的變化關(guān)系

基于Matlab仿真平臺，分別在圖1所示電路端口施加正弦波、方波和三角波電壓信號，取交變信號的幅值=1V，可畫出本文所設(shè)計的磁控憶感器的憶感值隨時間、頻率變化的三維關(guān)系如圖5所示。

由圖5可以直觀地看出，本文所實現(xiàn)的磁控憶感器是一種具有記憶特性的非線性電感。

可見，本文所設(shè)計的磁控憶感器的憶感值L()是頻率的函數(shù)，隨著的增大，逐漸增大，即憶感值L()的變化越來越平緩。

此外，從圖5所示的憶感值隨時間的變化截面可以看出，本文所設(shè)計的磁控憶感器的憶感值隨時間是連續(xù)性變化的，任一時刻的憶感值都與其上一時刻的憶感值相關(guān)，體現(xiàn)了憶感器的記憶特性。

4 結(jié)束語

本文直接從憶感器的定義出發(fā)，為簡化電路實現(xiàn)，提出了一種用線性窗函數(shù)描述的磁控憶感器模型，并采用通用電路元器件設(shè)計了可任意接入電路使用的“浮地”電路模擬器?；贛atlab和Multisim混合仿真平臺，研究了該磁控憶感器在不同交變電壓信號以及不同參數(shù)設(shè)置下的韋-安關(guān)系、伏-安關(guān)系以及憶感值隨時間、頻率的變化關(guān)系，實驗結(jié)果表明：所設(shè)計的磁控憶感器與理論概念上的憶感器特性相吻合，從而為憶感器在電子學(xué)領(lǐng)域產(chǎn)生新的應(yīng)用電路提供了器件模擬實體。

參 考 文 獻(xiàn)

[1] CHUA L O. Memristor-the missing circuit element[J]. IEEE Trans Circuit Theory, 1971, 18(5): 507-519.

[2] STRUKOV D B, SNIDER G S, STEWART D R, et al. The missing memristor found[J]. Nature, 2008, 453: 80-83.

[3] VENTRA D M, PERSHIN Y V, CHUA L O. Circuit elements with memory: memristors, memcapacitors, and meminductors[J]. Proceedings of the IEEE, 2009, 97(10): 1717-1724.

[4] BIOLEK D, BIOLKOVá V, KOLKA Z. Mutators simulating memcapacitors and meminductors[C]//2010 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS). Kuala Lumpur: IEEE, 2010.

[5] PERSHIN Y V, VENTRA D M. Memristive circuits simulate memcapacitors and meminductors[J]. Electronics Letters, 2010, 46(7): 517-518.

[6] 梁燕, 于東升, 陳昊. 基于模擬電路的新型憶感器等效模型[J]. 物理學(xué)報, 2013, 62(15): 158501-1-158501-10. LIANG Yan, YU Dong-sheng, CHEN Hao. A novel meminductor emulator based on analog circuits[J]. Acta Phys Sin, 2013, 62(15): 158501-1-158501-10.

[7] 史致遠(yuǎn), 王春麗, 包伯成, 等. 憶感等效電路的特性分析與實驗驗證[J]. 電子科技大學(xué)學(xué)報, 2014, 43(6): 845-879. SHI Zhi-yuan, WANG Chun-li, BAO Bo-cheng, et al. Characteristic analysis and experimental verification for meminductor equivalent circuit[J]. Journal of University of Electronic Science and Technology of China, 2014, 43(6): 845-879.

[8] MUTHUSWAMY B. Implementing memristor based chaotic circuits[J]. International Journal of Bifurcation and Chaos, 2010, 20(5): 1335-1350.

[9] PERSHIN Y V, VENTRA D M. Emulation of floating memcapacitors and meminductors using current conveyors[J]. Electronic Letters, 2011, 47(4): 243-244.

[10] YU D S, LIANG Y, CHEN H, et al. Design of a practical memcapacitor emulator without grounded restriction[J]. IEEE Transactions on Circuits and Systems-II, 2013, 60(4): 207-211.

[11] YU D S, CHEN H, IU H H C. A meminductive circuit based on floating memristive emulator[C]//2013 IEEE International Symposium on Circuits and Systems (ISCAS). Beijing, China: IEEE, 2013.

[12] SAH M P, BUDHATHOKI R K, CHAN G Y, et al. A mutator-based meminductor emulator circuit[C]//2014 IEEE International Symposium on Circuits and Systems (ISCAS). Melbourne, Australia: IEEE, 2014.

[13] FOUDA M E, RADWAN A G. Charge controlled memristor-less memcapacitor emulator[J]. Electronics Letters, 2012, 48(23): 1454-1455.

[14] JOGLEKAR Y N, WOLF S J. The elusive memristor: properties of basic electrical circuits[J]. European Journal of Physics, 2009, 30(4): 661-675.

[15] BIOLEK Z, BIOLEK D, BIOLKOVá V. SPICE model of memristor with nonlinear dopant drift[J]. Radioengineering, 2009, 18(2): 210-214.

[16] BIOLEK D, BIOLEK Z V, BIOLKOVá V. Pinched hysteretic loops of ideal memristors, memcapacitors and meminductors must be ‘self-crossing’[J]. Electronics Letters, 2011, 47(25): 1385-1387.

[17] PERSHIN Y V, VENTRA D M. Teaching memory circuit elements via experiment-based learning[J]. IEEE Circuits and Systems Magazine, 2012, 12(1): 64-74.

編 輯 稅 紅

Design and Characteristic Analysis for a Flux-Controlled Meminductor Emulator

YANG Ling, SU Jing, HUANG Lin, and PU Zhong-zhu

(School of Information Science and Engineering, Lanzhou University Lanzhou 730000)

The emergence of mem-elements provides a new method for circuit design. In this paper, a mathematical model of a flux-controlled meminductor is proposed directly from the definition of meminductor, and a new floating meminductor emulator which does not contain any memristor is designed with common off-the-shelf components. Then the system-level circuit simulation experiments with different alternating signals and different parameters are presented based on Multisim and Matlab simulation platform. The results show that the current-flux characteristic of the designed flux-controlled meminductor is a frequency-dependent pinched loop, this means that the proposed device is a kind of nonlinear inductor with memory and accords with the concept of meminductor and therefore it provides a device simulation entity for producing new application circuits in the field of electronics.

emulator; floating; hysteretic loop; meminductor

TN602

A

10.3969/j.issn.1001-0548.2016.05.006

2015-03-20；

2015-09-21

楊凌(1966-)，女，副教授，主要從事非線性電路及人工神經(jīng)網(wǎng)絡(luò)方面的研究.