張玉江，李月強(qiáng)，祁鳳

（北京信息科技大學(xué)儀器科學(xué)與光電工程學(xué)院，北京　100192）

基于FPGA的圖像采集無線傳輸系統(tǒng)的設(shè)計與實現(xiàn)

張玉江，李月強(qiáng)，祁鳳

（北京信息科技大學(xué)儀器科學(xué)與光電工程學(xué)院，北京100192）

0　引言

隨著圖像的采集處理在軍事、醫(yī)療、工業(yè)、農(nóng)業(yè)、安保監(jiān)控領(lǐng)域的廣泛應(yīng)用，許多圖像采集處理芯片也相繼推出，這些芯片處理功能也越來越強(qiáng)大，當(dāng)然使用起來也越來越方便。數(shù)據(jù)量大、耗時多是圖像采集處理系統(tǒng)的特點，為了更好地解決這些問題，提高圖像采集及處理傳輸?shù)乃俣龋鞠到y(tǒng)核心控制芯片采用功能強(qiáng)大的FPGA芯片EP4CE6E22C8，采用這款FPGA主要有以下幾個優(yōu)點，第一，支持與時鐘頻率相同的采樣頻率；第二，支持可重構(gòu)技術(shù)；第三，系統(tǒng)外圍電路簡單，體積減小，使用方便。本系統(tǒng)一大優(yōu)點是采用了無線傳輸模塊，這使得在一些有線無法傳輸?shù)那闆r下，本系統(tǒng)也可以實現(xiàn)圖像的實時采集與傳輸，大大增強(qiáng)了本系統(tǒng)的實用性以及應(yīng)用廣泛性。本系統(tǒng)主要是通過MT9M9001 CMOS圖像傳感器采集圖像通過FPGA控制，經(jīng)USB2.0傳輸或無線傳輸把圖像傳輸?shù)絇C進(jìn)行圖像進(jìn)一步處理。

1　系統(tǒng)總體設(shè)計

本系統(tǒng)采用Micron公司的MT9M001作為本系統(tǒng)的圖像傳感器，采用I2C總線作為核心控制芯片F(xiàn)PGA與CMOS圖像傳感器MT9M001的通信總線。采用美國ATERA公司的FPGA芯片EP4CE6E22C8作為整個系統(tǒng)的核心控制芯片，F(xiàn)PGA主要負(fù)責(zé)圖像采集模塊、圖像處理模塊和數(shù)據(jù)緩存模塊、圖像傳輸模塊的控制。工作的整個流程首先FPGA通過I2C總線實現(xiàn)對圖像傳感器MT9M001的初始化配置，通過對其內(nèi)部寄存器的參數(shù)配置設(shè)置圖像的輸出方式和圖像格式，然后通過FPGA設(shè)計的時序驅(qū)動來控制MT9M001圖像傳感器的圖像采集，圖像采集到FPGA后通過線性插值圖像處理方法進(jìn)行圖像處理，未處理的暫存到SDRAM內(nèi)，實現(xiàn)幀緩存，最后通過USB2.0或nFR24L01無線傳輸模塊傳輸圖像至PC進(jìn)行后續(xù)圖像處理。本系統(tǒng)整體框圖如圖1所示。

圖1　圖像采集系統(tǒng)整體框圖設(shè)計

2　硬件選型及設(shè)計

2.1圖像傳感器的選擇及硬件電路設(shè)計

由于監(jiān)控、安保。醫(yī)療使用環(huán)境都比較嚴(yán)苛，CMOS相比于CCD更容易適應(yīng)嚴(yán)苛的環(huán)境，CMOS在集成方面的優(yōu)勢已經(jīng)展現(xiàn)的非常明顯，近幾年CMOS工藝也在不斷改進(jìn)，在可靠性方面由于CMOS集成度高，所需的電路、器件一般都會集中在一塊芯片上，與外界的焊點少，不容易出現(xiàn)問題，在靈敏度方面CCD的有效成像面積要大于CMOS，所以在靈敏度上一般也會大于CMOS，近幾年，新一代CMOS在每個像元中都采用高增益互補(bǔ)放大電路，填充因子已大大提高，靈敏度已不亞于CCD，在功耗方面CMOS集成度高，體積也更小，在同樣電路實現(xiàn)同樣功能下，CMOS的功耗一般會更低，響應(yīng)速度方面CCD采用穿行掃描工作方式，需要逐個讀取電荷信息，這種工作方式響應(yīng)速度相對比較慢。然而，CMOS采用單點信號傳輸，可以一次讀出整幀的圖像信息，所以響應(yīng)速度就會比較快，CMOS的成本也顯然更低，所以本系統(tǒng)采用CMOS圖像傳感器MT9M001作為本系統(tǒng)的圖像傳感器。

MT9M001芯片采用CLCC封裝，共有48個引腳，主要包括：串行接口、數(shù)字邏輯控制、模擬I/O口、數(shù)字圖像接口、系統(tǒng)時鐘和電源線，它的像素值為130萬，分辨率為1280H×1024V，最高每秒30幀，正常采圖能達(dá)到25幀每秒，最大數(shù)據(jù)傳輸速率為48MPS，內(nèi)置A/ D轉(zhuǎn)換器分辨率為10位，工作功耗325mw，支持CIF、QVGA、QCIF、VGR等不同的輸出格式，通過串行總線還可以調(diào)節(jié)幀頻增益等參數(shù)。該芯片工作電壓為3.0V-3.6V，一般情況下供電電壓為3.3V。

圖2　圖像傳感器電路圖設(shè)計

2.2電源模塊設(shè)計

由于FPGA的電源需求通常很復(fù)雜，分別要為內(nèi)核供電、I/O口供電以及輔助電壓三路電源，根據(jù)設(shè)計要求分別為1.2V、2.5V、3.3V，另外SDRAM模塊、USB模塊、圖像傳感器模塊供電電壓都為3.3V，所以根據(jù)查閱資料，電源模塊采用的是AS1117。AS1117是一款低壓差的線性穩(wěn)壓器，當(dāng)輸入電流為1A時，輸入輸出的電壓差典型值為1.2V，輸出電壓可調(diào)，可調(diào)電壓范圍為1.2V～13.8V，另外AS1117提供完善的過流保護(hù)和過熱保護(hù)功能（正常工作環(huán)境溫度為-50度-140度），確保芯片和電源系統(tǒng)的穩(wěn)定性，輸出電壓與參考電壓誤差在1%范圍內(nèi)，完全滿足本系統(tǒng)使用。

圖3　系統(tǒng)電源模塊設(shè)計

2.3SDRAM模塊設(shè)計

本系統(tǒng)SDRAM采用容量為256Mb的MT48LC 16M16芯片，它是一種高速CMOS、動態(tài)隨機(jī)存儲器芯片，內(nèi)部使用管線式架構(gòu)，允許列地址被改變在每一個時鐘周期內(nèi)實現(xiàn)高速、完全隨機(jī)存儲。該芯片工作電壓為3.3V，工作頻率為100MHz，16位數(shù)據(jù)線，采用54腳的TSOP封裝。

根據(jù)技術(shù)手冊設(shè)計電路圖如圖4所示：

圖4　SDRAM原理圖設(shè)計

在電源與地的連接處加上高頻去耦電容，濾除電源中的高頻雜波以免產(chǎn)生自激，穩(wěn)定電路工作狀態(tài)。

SDRAM是通過FPGA中的SDRAM控制器通過一個同步接口和若干個控制命令實現(xiàn)對其的控制，具體流程如下：

（1）正常情況下開始時必須要對SDRAM進(jìn)行初始化，初始化其實就是系統(tǒng)的自檢過程，這個過程持續(xù)的時間非常短，大約100至200微秒的時間，初始化過程完成之后，還必須要進(jìn)行一次空操作命令，再進(jìn)行一次預(yù)充電命令，最后在進(jìn)行一次空操作指令來喚醒所有存儲單元使其進(jìn)入待機(jī)狀態(tài)；前面都完成之后還要進(jìn)行兩次自刷新操作目的是使計數(shù)器進(jìn)入工作狀態(tài)，為MODE REGISTER初始化編程做好鋪墊。

（2）其次是讀寫操作，讀操作只有突發(fā)模式，寫操作有突發(fā)跟全頁寫兩種模式，讀寫操作在數(shù)據(jù)總線與地址總線在一系列控制命令下完成，其中突發(fā)模式帶有預(yù)充電，突發(fā)長度有1/2/4/8四種，由MODE REGISTER控制，全頁寫模式不帶預(yù)充電功能，可以任意控制一次能訪問的列地址最大數(shù)。

（3）乒乓操作乒乓操作實際上是通過交錯式控制實現(xiàn)各BANK之間的無空隙讀寫，其有三個優(yōu)點：1.適用于流線性操作，能夠?qū)崿F(xiàn)數(shù)據(jù)無縫處理與緩存；2.有效節(jié)約緩存的空間；3.可以實現(xiàn)利用低速模塊控制高速模塊。

SDRAM工作狀態(tài)圖如圖5所示：

圖5　SDRAM狀態(tài)轉(zhuǎn)換圖

2.4USB模塊設(shè)計

為了實現(xiàn)FPGA與上位機(jī)高速通訊，采用的是CYPRRESS公司的CY7C68013芯片，該芯片將USB2.0收發(fā)器、串行接口引擎（SIE）、增強(qiáng)型8051微控制器以及可編程外設(shè)接口集成到一個芯片中，具有16位地址總線，8位數(shù)據(jù)總線，24個I/O口，兩個USART，三個計數(shù)器，兩個數(shù)據(jù)指針，SCL和SDA引腳具有開漏輸出和滯后輸入的功能，必須外接2KΩ的上拉電阻上拉至3.3V，即使沒有EEPROM也是如此，另外，它的供電電壓一般為3.3V，最大不能超過5V，VCC與USB模擬電壓之間要加一個電感，目的是抑制高頻干擾對模擬電源的影響，同樣，在VCC與地、USB模擬電源與地之間要加濾波電容，目的是濾除電源中的高頻雜波以免產(chǎn)生自激，穩(wěn)定電路工作狀態(tài)。芯片封裝采用56引腳QFN封裝。USB通訊模塊設(shè)計如圖6所示。

圖6　USB通訊模塊設(shè)計

2.5無線模塊設(shè)計

無線模塊采用的是Nordic公司的nRF24l01射頻收發(fā)芯片，這種無線模塊傳輸方式技術(shù)比較成熟，在嚴(yán)苛的環(huán)境下通訊很穩(wěn)定，傳輸速率也滿足設(shè)計要求，所以選擇nRF24l01射頻收發(fā)芯片作為本系統(tǒng)的無線傳輸與模塊，芯片內(nèi)置頻率合成器、功率放大器、晶體振蕩器和調(diào)制器等功能模塊。配置外置天線與功放芯片，傳輸距離會相應(yīng)變長，但是傳輸距離變長就會相應(yīng)的降低傳輸速率。

芯片電路如圖7所示。

圖7　無線傳輸模塊設(shè)計

在此設(shè)計中CE端口為該芯片的片選端，CE端的作用主要用來選擇芯片的工作方式，CSN為SPI的使能端，MOSI為SPI的數(shù)據(jù)輸入端，MISO為SPI的數(shù)據(jù)輸出端，SCK為SPI的時鐘輸入端，IRQ為中斷請求端。FPGA一般是通過兩個IO口與一個SPI口對nRF24L01芯片進(jìn)行配置，當(dāng)CSN為低電平時，在每個SCK的下降沿SPI上MOSI管腳的指令或數(shù)據(jù)串行移入到nRF24L01的MOSI管腳，在每個SCK的上升沿nRF24L01鎖定指令或數(shù)據(jù)。寫入指令時，一般是高位在前，低位在后，向nRF24L01寫入指令的同時，其STATUS寄存器的值會從MISO腳移出。nRF24L01上SPI的最高速率可達(dá)8Mbps。

3　圖像的采集及處理

圖8為系統(tǒng)圖像采集傳輸流程圖：

圖8　圖像采集傳輸流程圖

當(dāng)系統(tǒng)進(jìn)行圖像采集的時候首先要對圖像傳感器進(jìn)行初始化，F(xiàn)PGA與圖像傳感器之間是通過I2C總線相連的，所以對圖像傳感器得初始化操作也是通過I2C總線控制的，F(xiàn)PGA通過I2C總線對圖像傳感器一些參數(shù)進(jìn)行設(shè)置完成初始化操作。圖像采集主要是采集圖像的有效像素，利用圖像傳感器的行有效像素以及列有效像素可以確保有效像素地準(zhǔn)確輸出；FPGA圖像處理部分采用雙線性插值算法，雙線性插值算法占用硬件資源少，相對比較簡單，對于數(shù)據(jù)實時處理非常方便；最后通過USB2.0傳輸接口或者通過無線模塊把數(shù)據(jù)傳到上位機(jī)。使用USB或無線傳輸方式是FPGA選擇驅(qū)動不同的傳輸方式來實現(xiàn)的。

依據(jù)原理圖制成PCB板進(jìn)行采圖測試，測試效果如下：

圖9　測試效果圖

4　結(jié)語

本系統(tǒng)實現(xiàn)了圖像的采集與實時傳輸，采用CMOS圖像傳感器較之CCD圖像傳感器更能在嚴(yán)苛的環(huán)境中使用同時也加強(qiáng)了系統(tǒng)工作的穩(wěn)定性，這使它在安保監(jiān)控、醫(yī)療衛(wèi)生、交通、工業(yè)生產(chǎn)領(lǐng)域作用越來越突出，使用大容量256MB的SDRAM可以更好地實現(xiàn)幀緩存，更好地實現(xiàn)FPGA的實時處理，采用USB2.0傳輸目的是在有線傳輸?shù)那闆r下可以實現(xiàn)更快的傳輸速度，體現(xiàn)出高速傳輸?shù)奶攸c，采用無線模塊目的是能在嚴(yán)苛的環(huán)境有線無法傳輸?shù)那闆r下進(jìn)行圖像實時傳輸，經(jīng)過測試無線傳輸完全滿足實時傳輸?shù)囊?，采用FPGA使設(shè)計結(jié)構(gòu)相對簡單，在硬件上大大減少了設(shè)計的復(fù)雜度，減小了硬件調(diào)試難度，同時提高了系統(tǒng)的穩(wěn)定性，總體來說，本系統(tǒng)設(shè)計簡單實用，進(jìn)一步進(jìn)行工業(yè)化設(shè)計，有望得到市場應(yīng)用。

［1］劉虹，黃濤.基于FPGA的高速圖像采集系統(tǒng)的研究與實現(xiàn)［J］.工業(yè)控制計算機(jī)，2004，08：18-19.

［2］劉強(qiáng)，潘明，李永偉.基于FPGA的汽車單目測距系統(tǒng)設(shè)計［J］.液晶與顯示，2014，03：422-428.

［3］祝長鋒，肖鐵軍.基于FPGA的視頻圖像采集系統(tǒng)的設(shè)計［J］.計算機(jī)工程與設(shè)計，2008，17：4404-4407.

［4］潘明，陳元枝，李強(qiáng).基于FPGA的圖像采集系統(tǒng)的設(shè)計［J］.國外電子測量技術(shù)，2012，03：58-61.

［5］王荻.基于FPGA的圖像處理系統(tǒng)設(shè)計［D］.西安電子科技大學(xué)，2011.

［6］劉龍申，沈明霞，孫玉文，陸明洲，熊迎軍.基于FPGA的農(nóng)田圖像采集與3G無線傳輸系統(tǒng)設(shè)計［J］.農(nóng)業(yè)機(jī)械學(xué)報，2011，4212：186-190.

［7］邱委華.無線圖像傳輸系統(tǒng)的研究［D］.沈陽航空工業(yè)學(xué)院，2010.

［8］李子鶴.基于FPGA的水源井無線視頻監(jiān)控系統(tǒng)設(shè)計［D］.西安科技大學(xué)，2013.

FPGA；CMOS；USB；IMAGA；Acquistion；Wireless Transmission

Design and Implement of Image Acquisition Wireless Transmission System Based on FPGA

ZHANG Yu-jiang，LI Yue-qiang，QI Feng

1007-1423（2016）22-0053-06DOI：10.3969/j.issn.1007-1423.2016.22.012

張玉江（1991-），男，山東濟(jì)南人，碩士研究生，學(xué)生，研究方向為光電檢測技術(shù)

李月強(qiáng)（1968-），男，黑龍江人，碩士研究生，副教授，研究方向為光電檢測技術(shù)

祁鳳（1991-），女，山東濟(jì)南人，碩士研究生，學(xué)生，研究方向為ARM嵌入式

2016-05-10

2016-07-26

設(shè)計一種基于FPGA的圖像采集傳輸系統(tǒng)，能夠?qū)崿F(xiàn)圖像的實時采集與傳輸。該系統(tǒng)圖像傳感器采用Micron公司的CMOS圖像傳感器MT9M001，核心控制器件為ALTERA公司Cyclone4系列的FPGA芯片EP4CE6E22C8，有線傳輸方式選擇USB2.0接口作為數(shù)據(jù)傳輸?shù)慕涌?，實現(xiàn)了把每秒25幀、分辨率1280×1024的圖像采集到PC內(nèi)，同時基于嚴(yán)苛環(huán)境無法有線傳輸?shù)那闆r下設(shè)計基于nFR24l01無線收發(fā)芯片的無線傳輸方式，傳輸速率能達(dá)到8Mbps，采用一片容量為256MB的SDRAM MT48LC64M4A2實現(xiàn)圖像的幀緩存，F(xiàn)PGA作為核心器件可以同時控制圖像采集，又可以在SDRAM中讀取圖像進(jìn)行處理通過USB2.0接口或無線傳輸?shù)絇C實現(xiàn)整個圖像采集過程。

FPGA；CMOS；USB；圖像采集；無線傳輸

Designs a kind of image acquisition system based on FPGA and realizes the image acquisition and transmission.This system adopts the CMOS image sensor MT9M001 by Micron company as a system of image sensor，This system adopts the Cyclone4 series EP4CE6E22C8 FPGA chip by ALTERA company as the core of the whole system control devices，and choose USB interface as the data transmission interface，realized the 25 frames per second，1280×1024 resolution of image acquisition in the PC，at the same time，based on the rigorous environment under the condition of cable transmission，designs the wireless transmission mode based on wireless transceiver chip nFR24l01，transmission rate can reach 8 Mbps，with a capacity of 256 MB SDRAM MT48LC64M4A2，realizes the image frame buffer，as the core device FPGA can control the image acquisition meanwhile read and image processing in the SDRAM and via USB to a PC to realize the image acquisition process.