IP核打包及驗(yàn)證方法研究

劉　佳，屈　艷

（1．中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032；2．遼寧省醫(yī)療器械檢驗(yàn)檢測(cè)院，沈陽(yáng)110179）

IP核打包及驗(yàn)證方法研究

劉佳1，屈艷2

（1．中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032；2．遼寧省醫(yī)療器械檢驗(yàn)檢測(cè)院，沈陽(yáng)110179）

IP核是集成電路設(shè)計(jì)的升華，是超大規(guī)模SoC電路設(shè)計(jì)不可或缺的物質(zhì)基礎(chǔ)。IP核打包是IP核發(fā)布給用戶(hù)之前一個(gè)非常重要的環(huán)節(jié)。目前，IP核的格式比較靈活，有coreKit、IPXACT等?？紤]到IP核的完整性，以coreKit格式為例，借助于coreTools EDA工具對(duì)IP核打包及驗(yàn)證方法進(jìn)行了較為詳細(xì)的研究。先從IP核的數(shù)據(jù)準(zhǔn)備開(kāi)始，指出需要提供HDL配置和接口定義兩個(gè)相關(guān)的輔助文件；再?gòu)拇虬^(guò)程的七個(gè)步驟：建立打包流程、啟動(dòng)coreBuilder工具、輸入設(shè)置、存儲(chǔ)器映射、驗(yàn)證、綜合設(shè)置和打包等，對(duì)其進(jìn)行一步一步闡述；最后通過(guò)IP核發(fā)布和IP核集成對(duì)IP核打包的結(jié)果加以驗(yàn)證，證明IP核包的正確性和實(shí)用性。

IP核；打包；發(fā)布；綜合策略；約束；集成；驗(yàn)證

1　引　言

目前，IP核在集成電路設(shè)計(jì)中已經(jīng)成為SoC產(chǎn)品快速研發(fā)的基礎(chǔ)，其地位也變得越來(lái)越重要。為便于IP核交易，IP核打包是其中不可缺少的一步，因此，借助主流的EDA工具，開(kāi)展對(duì)IP核打包及驗(yàn)證方法的研究。

2　IP核數(shù)據(jù)準(zhǔn)備

IP核是RTL源代碼、相關(guān)說(shuō)明文檔、仿真環(huán)境、腳本等多種信息的集合，必須通過(guò)代碼質(zhì)量分析、仿真驗(yàn)證、邏輯等效性檢查等方式確認(rèn)數(shù)據(jù)的正確性，部分IP核數(shù)據(jù)組織結(jié)構(gòu)如圖1所示。

圖1　部分IP 核數(shù)據(jù)組織結(jié)構(gòu)

同時(shí)還需要準(zhǔn)備兩個(gè)文件，一個(gè)是HDL配置文件［1］，如圖2所示。

圖2　部分HDL配置文件

另一個(gè)是接口定義文件，使用create_interface、create_interface_parameter、set_interface_parameter_ attribute、create_interface_port、complete_interface_ definition等命令進(jìn)行聲明，如圖3所示。

圖3　部分接口定義文件

3　打包過(guò)程

IP核打包過(guò)程可以使用coreBuilder及類(lèi)似的EDA工具，將IP核數(shù)據(jù)打包成Synopsys公司的coreKit格式或第三方的IP－XACT格式。具體方法如下：

（1）建立打包流程

IP核打包流程主要包括三部分：IP核數(shù)據(jù)準(zhǔn)備、IP核打包和IP核驗(yàn)證（見(jiàn)圖4）。

圖4　IP核打包流程

（2）啟動(dòng)coreBuilder工具

在命令行提示符中輸入coreBuilder＆啟動(dòng)圖形界面，如圖5所示。在菜單File下選擇New Workspace創(chuàng)建新的工作區(qū)，名稱(chēng)為can_coreKit，同時(shí)在Output Format域選擇coreKit或是IP－XACT Component［2］，如圖6所示，再點(diǎn)擊OK按鈕，出現(xiàn)如圖7所示的圖形窗口。

（3）輸入設(shè)置（Setup）

在圖5左邊的Activity List窗口中，選中Load Designs標(biāo)簽，在右邊的窗口中將出現(xiàn)Options、Source Files和Advanced選項(xiàng)卡。①在Options選項(xiàng)卡中，在設(shè)置輸入語(yǔ)言類(lèi)型欄選中Verilog；在Verilog版本欄選擇Verilog－2001；在包含文件目錄中輸入目錄地址；再單擊Apply按鈕。如圖5中右邊區(qū)域所示。②在Source Files選項(xiàng)卡中，單擊“Append to HDL Files From Directory…”按鈕，將RTL目錄中的全部代碼添加到工作區(qū)；再單擊Apply按鈕。③在Source Files選項(xiàng)卡中，在Tcl intent search path欄中通過(guò)點(diǎn)擊方框按鈕將所需要的Tcl文件目錄加入到工作區(qū)中；在Extra link library欄中通過(guò)點(diǎn)擊方框按鈕將所需要的庫(kù)文件加入到工作區(qū)中；再單擊Apply按鈕。

圖5　coreBuilder圖形界面

如果在該過(guò)程中輸入的數(shù)據(jù)和相關(guān)設(shè)計(jì)正確，則在Load Designs標(biāo)簽前面的方框中出現(xiàn)“√”；否則需要根據(jù)圖3中Console Windows中出現(xiàn)的信息進(jìn)行修改，直至方框中出現(xiàn)“√”為止。

在左邊的Activity List窗口中，選中Design Configuration Intent標(biāo)簽，在右邊的窗口中將出現(xiàn)相關(guān)的配置信息，包括參數(shù)名稱(chēng)、缺省值、只讀參數(shù)、順序等，根據(jù)設(shè)計(jì)情況如實(shí)填寫(xiě)，再單擊Apply按鈕。

圖6　輸出格式選擇

圖7　can_coreKit工作區(qū)

（4）存儲(chǔ)器映射（Memory Maps）

根據(jù)設(shè)計(jì)情況，如需要設(shè)置存儲(chǔ)器映射，則要在圖5左邊的Memory Maps窗口中對(duì)Define Memory Maps、Advanced Memory Map Attribute和Design Configuration Intent標(biāo)簽進(jìn)行相關(guān)設(shè)置。

（5）驗(yàn)證（Verification）

IP核的驗(yàn)證環(huán)境是IP核設(shè)計(jì)中一個(gè)非常重要的部分，目的是在數(shù)據(jù)提取后驗(yàn)證IP核的正確性。在圖5左邊的Activity List窗口中，選中Verification標(biāo)簽的Testsuite Set－up標(biāo)簽，在其右邊窗口中對(duì)測(cè)試組、測(cè)試配置等進(jìn)行設(shè)置。

2012年9月到2017年2月選擇在我院診治的胸段食管癌患者172例，納入標(biāo)準(zhǔn)：病理證實(shí)的胸段食管癌患者；接受放療者；患者知情同意本研究；都采用新型頸胸膜固定；卡氏評(píng)分≥70分者；放療前臨床相關(guān)檢查排除遠(yuǎn)處轉(zhuǎn)移者；研究得到醫(yī)院倫理委員會(huì)的批準(zhǔn)。排除標(biāo)準(zhǔn)：復(fù)發(fā)癌或已呈惡病質(zhì)患者；精神疾病患者；妊娠與哺乳期婦女。根據(jù)放療時(shí)雙手放置方式的不同分為觀察組72例與對(duì)照組100例，兩組患者的性別、年齡、病灶部位、體重指數(shù)、臨床分期、組織學(xué)分化情況等對(duì)比無(wú)明顯差異(P>0.05)。見(jiàn)表1。

（6）綜合設(shè)置（Synthesis）

在圖5左邊的Activity List窗口中，選中Synthesis標(biāo)簽，設(shè)置如下：①在Specify Reference Technology標(biāo)簽中，將設(shè)置max．db為目標(biāo)庫(kù)；將max．db、min．db、RAM_max．db、RAM_min．db等設(shè)置為鏈接庫(kù)；將min．db、RAM_min．db設(shè)置為最快時(shí)序庫(kù)［3］。②選中Specify Clocks標(biāo)簽，在圖3中底部coreBuilder＞右邊空白區(qū)域內(nèi)輸入read_sdc Script／cnst／constraints．tcl命令，讀入時(shí)鐘約束［4］。③選中Specify Synthesis Methodology標(biāo)簽，根據(jù)設(shè)計(jì)的具體情況對(duì)綜合過(guò)程中的策略控制、綜合指示、綜合控制、形式驗(yàn)證等內(nèi)容進(jìn)行相應(yīng)設(shè)置。④選中Specify Test Methodology標(biāo)簽，根據(jù)設(shè)計(jì)的可測(cè)試性結(jié)構(gòu)包括測(cè)試時(shí)鐘周期、掃描方法、自動(dòng)修復(fù)策略、內(nèi)建自測(cè)試、測(cè)試點(diǎn)插入等內(nèi)容。⑤在Specify Timing Exception標(biāo)簽中，聲明IP核中的偽路徑、多周期路徑、最大延遲、最小延遲等。如果約束保存在constraints．tcl文件中，則②中的命令將讀入對(duì)應(yīng)約束信息，需在窗口中完成約束信息的確認(rèn)。⑥在Specify Ports Constraints標(biāo)簽中，聲明IP核中的輸入輸出端口延遲、輸出負(fù)載、輸入斜率等。如果約束保存在constraints．tcl文件中，則②中的命令將讀入對(duì)應(yīng)約束信息，需在窗口中完成約束信息的確認(rèn)。⑦在Verify Intents標(biāo)簽中，通過(guò)工具完成對(duì)所有綜合約束完整性和一致性的確認(rèn)。

（7）打包（Package）

最后的打包過(guò)程分五步完成，①在Create Integration Workspace標(biāo)簽中指定根目錄、工作區(qū)、文件組等內(nèi)容；②在SoC Assembly Intent標(biāo)簽中，添加載入接口定義、添加接口等信息，為SoC集成作必要的準(zhǔn)備［5］；③在Create Bill of Materials標(biāo)簽中，添加文件組配置文件、自動(dòng)載入等信息，點(diǎn)擊Apply按鈕生成BoM文件，部分BoM文件內(nèi)容如圖8所示；④在Set Up Help Menu標(biāo)簽中，添加MenuText、Description等相關(guān)信息；⑤在Build coreKit標(biāo)簽中，設(shè)置coreKit名稱(chēng)、版本、供應(yīng)商名稱(chēng)、實(shí)現(xiàn)工具等信息。生成的coreKit目錄如圖9所示。

圖8　部分BoM文件

圖9　coreKit目錄

4　結(jié)果驗(yàn)證

在驗(yàn)證IP核打包結(jié)果之前，需要使用coreConsultant工具將coreKit數(shù)據(jù)提取出來(lái)，然后再進(jìn)行功能驗(yàn)證、形式驗(yàn)證和靜態(tài)時(shí)序分析，以確保數(shù)據(jù)的可重用性［6］。

在命令行提示符中輸入coreConsultant＆啟動(dòng)圖形界面，通過(guò)File菜單下Install coreKit…窗口安裝IP核，再根據(jù)使用手冊(cè)進(jìn)行配置生成滿(mǎn)足應(yīng)用要求的設(shè)計(jì)數(shù)據(jù)［7］。

（1）功能驗(yàn)證

在設(shè)計(jì)數(shù)據(jù)的Verification／VCS目錄下，運(yùn)行VCS－f file．f－l tb．log命令產(chǎn)生可執(zhí)行文件simv，再運(yùn)行simv產(chǎn)生仿真報(bào)告來(lái)驗(yàn)證功能的正確性［8］；

（2）形式驗(yàn)證

在設(shè)計(jì)數(shù)據(jù)的Script／lec目錄下，運(yùn)行fm_ shell－f lec．tcl命令產(chǎn)生形式驗(yàn)證的報(bào)告來(lái)確認(rèn)RTL代碼、門(mén)級(jí)網(wǎng)表的一致性及l(fā)ec．tcl文件的正確性［9］；

（3）靜態(tài)時(shí)序分析

在設(shè)計(jì)數(shù)據(jù)的Script／sta目錄下，運(yùn)行pt_ shell－f sta．tcl命令產(chǎn)生靜態(tài)時(shí)序分析報(bào)告來(lái)確認(rèn)sta．tcl文件的正確性［10］。

5　結(jié)束語(yǔ)

CAN IP核是一個(gè)比較簡(jiǎn)單的設(shè)計(jì)，文章僅對(duì)其打包及驗(yàn)證方法進(jìn)行了較為詳細(xì)的研究。工程師在進(jìn)行IP核打包時(shí)，應(yīng)根據(jù)設(shè)計(jì)的具體情況，增加或調(diào)整相應(yīng)的配置參數(shù)以達(dá)到IP核的可重用性。

［1］Synopsys Customer Education Services．coreBuilder Tutorial［M］．Beijing：Synopsys Inc．，2015．

［2］Synopsys Customer Education Services．coreBuilder User Guide［M］．Beijing：Synopsys Inc．，2015．

［3］Synopsys Customer Education Services．Design Compiler User Guide［M］．Beijing：Synopsys Inc．，2015．

［4］Synopsys Customer Education Services．Synopsys Timing Constraints and Optimization User Guide［M］．Beijing：Synopsys Inc．，2015．

［5］coreAssembler User Guide［M］．Beijing：Synopsys Inc．，2015．

［6］許柯．可重用IP核驗(yàn)證方法研究［J］．科技資訊，2008（26）：26－27．Xu Ke．The Research Of Reusable IP Core Verification Method［J］．Science＆Technology Information．2008（26）：26－27．

［7］Synopsys Customer Education Services．coreConsultant User Guide［M］．Beijing：Synopsys Inc．，2015．

［8］Synopsys Customer Education Services．VCS MX／VCS MXi User Guide［M］．Beijing：Synopsys Inc．，2015．

［9］Synopsys Customer Education Services．Formality User Guide［M］．Beijing：Synopsys Inc．，2015．

［10］Synopsys Customer Education Services．PrimeTime User Guide［M］．Beijing：Synopsys Inc．，2015．

Study of IP Core Package and Verification Methods

Liu Jia1，Qu Yan2
（The 47th Research Institute of China Electronics Technology Group Corporation，Shenyang 110032，China；2．Liaoning Medical Device Test Institute，Shenyang 110179，China）

IP Core，as the sublimation of IC designs，is the basis for design of very large scale SoC circuits．IP package is one of very important link before IP core is released to users．The formats of IP Core such as coreKit and IP－XAC are flexible．In consideration of the completeness of IP Core，coreKit format is used as an example to make more detailed studies on the method of IP core package and verification by means of coreTools EDA tool．Firstly，for data preparation，two related and auxiliary files i．e．HDL configuration and interface definition are required．Then，the process of packaging，seven steps such as setting up package flow，invoking coreBuilder tool，input setup，memory maps，verification，synthesis setup and package，is described accordingly．Finally，the result of IP core package is verified through IP core release and IP core integration，which proves the correctness and practicability of IP core package．

IP Core；Package；Release；Synthesis strategy；Constraint；Integration；Verification

10．3969／j．issn．1002－2279．2016．05．004

TN4

A

1002－2279（2016）05－0013－04

劉佳（1982－），女，遼寧省沈陽(yáng)市人，工程師，主研方向：科研管理。

2015－03－15