納米級(jí)MOSFET襯底電流的偏置依賴(lài)性建模

王　林，王　軍，王丹丹

（西南科技大學(xué) 信息工程學(xué)院，四川 綿陽(yáng) 621010）

納米級(jí)MOSFET襯底電流的偏置依賴(lài)性建模

王林，王軍，王丹丹

（西南科技大學(xué) 信息工程學(xué)院，四川 綿陽(yáng) 621010）

襯底電流是納米級(jí)MOSFET電學(xué)性質(zhì)分析的重要基礎(chǔ)，也是集成電路設(shè)計(jì)的先決條件。建立精確的襯底電流模型是分析MOSFET器件及電路可靠性和進(jìn)行電路設(shè)計(jì)所必需的?；跓彷d流子效應(yīng)建立了一個(gè)常規(guī)結(jié)構(gòu)納米級(jí)MOSFET襯底電流的解析模型，并將模型的仿真結(jié)果與實(shí)驗(yàn)結(jié)果相比較，驗(yàn)證了模型的準(zhǔn)確性。同時(shí)對(duì)襯底電流與溝道長(zhǎng)度和偏置電壓的關(guān)系進(jìn)行了分析研究，結(jié)果表明，襯底電流具有顯著的溝道長(zhǎng)度與偏置依賴(lài)性。

襯底電流；納米級(jí)MOSFET；偏置依賴(lài)性

0　引言

隨著器件尺寸的不斷縮小，溝道中的橫向和縱向電場(chǎng)也顯著增強(qiáng)，器件熱載流子效應(yīng)更加明顯[1-2]，導(dǎo)致碰撞電離加劇，從而引起襯底電流的增加。碰撞電流所產(chǎn)生的載流子還可能進(jìn)入柵氧化層中，從而影響納米級(jí)MOSFET器件和電路的可靠性，增加額外的功耗，因此襯底電流的大小是影響MOSFET器件可靠性和壽命長(zhǎng)短的重要尺度[3]，已經(jīng)成為當(dāng)今集成電路進(jìn)一步往小尺寸發(fā)展的瓶頸。精確的襯底電流模型不僅可以幫助提高器件和電路的可靠性，減少功耗，更能指導(dǎo) MOSFET電路設(shè)計(jì)?；诘蛪旱凸脑O(shè)計(jì)為出發(fā)點(diǎn)，對(duì)于能夠描述納米級(jí)MOSFET器件襯底電流的模型還鮮有報(bào)道，因此本文在長(zhǎng)溝道及亞微米級(jí) MOSFET的襯底電流模型[4-5]的基礎(chǔ)上進(jìn)行修正，修正特征長(zhǎng)度擬合表達(dá)式和漏極電流[6]，引入偏置依賴(lài)性和溝道長(zhǎng)度依賴(lài)性，使得模型能更好地描述納米級(jí)MOSFET襯底電流特性。同時(shí)將所建模型的仿真結(jié)果與實(shí)驗(yàn)結(jié)果進(jìn)行了比較，驗(yàn)證了模型的準(zhǔn)確性、連續(xù)性和平滑性。

1　電流模型

如圖1所示是納米級(jí)襯底電流示意圖。當(dāng)器件工作在飽和區(qū)時(shí)，漏端結(jié)附近的電場(chǎng)變得足夠大，導(dǎo)致碰撞電離，產(chǎn)生的電子被掃向漏端而空穴漂移進(jìn)襯底。

圖1　納米級(jí)MOSFET襯底電流示意圖

因此，襯底電流是在溝道橫向電場(chǎng)作用下熱電子從源區(qū)傳輸?shù)铰﹨^(qū)過(guò)程中碰撞電離所引起的，其電流可以表示為[7]：

式中：

其中αn為碰撞電離率，M為雪崩倍增因子。由于襯底電流主要由溝道熱電子碰撞電離所引起，其量級(jí)遠(yuǎn)遠(yuǎn)小于漏極電流，因此襯底電流可視為低水平的雪崩電流，M≈1，即：

其中 Ai、Bi為碰撞電離常數(shù)，E為溝道電場(chǎng)，ld為溝道飽和區(qū)的長(zhǎng)度[8]。對(duì)溝道飽和區(qū)進(jìn)行二維分析，溝道電場(chǎng)可以表示為：

其中 VGT=Vgs-VT為柵極過(guò)載，VT為閾值電壓，EC和 Vdsat分別是載流子達(dá)到速度飽和時(shí)的電場(chǎng)強(qiáng)度和飽和電壓。由于 EC一般相較于式(5)中其他項(xiàng)都很小，可以忽略，因此漏端附近溝道中的最大電場(chǎng)Em表示為：

聯(lián)合以上各式，可以推導(dǎo)出襯底電流模型表達(dá)式為：

由于文獻(xiàn)[5]中的Arora模型里的特征長(zhǎng)度擬合式不適用于擬合柵氧厚度小于5 nm的納米級(jí)MOSFET襯底電流，因此提出柵漏偏置相關(guān)的擬合表達(dá)式，即：

對(duì)于納米級(jí)漏端漏極電流模型[9-10]，本文提出在各個(gè)工作區(qū)都有效的漏極電流模型，即：

其中 m*是擬合參數(shù)[11]，n為梯度因子，un為載流子遷移率，Cox為柵氧電容，W 為器件寬度，L為溝道有效長(zhǎng)度，α為體電荷系數(shù)。據(jù)此可以推導(dǎo)得納米級(jí)襯底電流模型，即：

2　模型驗(yàn)證及結(jié)果分析

為了驗(yàn)證本文提出的納米級(jí)MOSFET統(tǒng)一襯底電流模型式(13)的準(zhǔn)確性，利用MATLAB仿真軟件進(jìn)行仿真，將仿真結(jié)果與實(shí)驗(yàn)結(jié)果進(jìn)行比較，從而驗(yàn)證模型的準(zhǔn)確性和精度。根據(jù)上一節(jié)提出的襯底電流模型數(shù)學(xué)表達(dá)式，可以獲得襯底電流與溝道長(zhǎng)度、柵極偏置和漏極偏置的關(guān)系特性。

圖2為不同偏置條件下40 nm MOSFET襯底電流隨器件溝道長(zhǎng)度變化的曲線(xiàn)。從圖中可以看出，襯底電流具有溝道長(zhǎng)度依賴(lài)性和漏極偏置依賴(lài)性，溝道長(zhǎng)度越小，襯底電流成反比例形式增加；同時(shí)漏極偏置越大，襯底電流越大。仿真結(jié)果與實(shí)驗(yàn)結(jié)果相一致，驗(yàn)證了模型準(zhǔn)確性。

圖2　襯底電流與L的變化關(guān)系

圖3是不同偏置條件下襯底電流隨柵極偏壓變化的關(guān)系曲線(xiàn)。由圖可知，襯底電流具有偏置依賴(lài)性，柵壓增加襯底電流以指數(shù)形式增加且隨著柵壓越大襯底電流增加的趨勢(shì)越緩慢。同時(shí)漏極偏壓越大，襯底電流也越大。仿真結(jié)果與實(shí)驗(yàn)結(jié)果相比較，驗(yàn)證了模型的準(zhǔn)確性。

圖3　襯底電流與柵極偏壓的關(guān)系

圖4為不同偏置條件下襯底電流隨漏極偏壓變化的關(guān)系曲線(xiàn)。由圖可知，在一定漏極偏壓下，襯底電流隨柵極偏壓升高而升高；同一柵極偏壓下，襯底電流隨漏極偏壓的增加以指數(shù)形式增加。當(dāng)漏極偏壓很小時(shí)，襯底電流的柵極偏壓依賴(lài)性很微弱。通過(guò)模型的仿真結(jié)果與實(shí)驗(yàn)結(jié)果相比較，驗(yàn)證了模型的準(zhǔn)確性。

圖4　襯底電流與漏極偏壓的關(guān)系

3　結(jié)論

本文在碰撞電離的基礎(chǔ)上建立了一個(gè)常規(guī)結(jié)構(gòu)納米級(jí)MOSFET襯底電流的解析模型。模型公式簡(jiǎn)單，計(jì)算較容易。通過(guò)實(shí)測(cè)結(jié)果與模型仿真結(jié)果的對(duì)比，我們看到模型與實(shí)測(cè)結(jié)果一致性較好，具有較高的精確性和較好的連續(xù)性。同時(shí)對(duì)襯底電流與溝道長(zhǎng)度和偏置電壓的關(guān)系進(jìn)行了分析研究，結(jié)果表明，襯底電流具有顯著的溝道長(zhǎng)度與偏置依賴(lài)性。

[1]POLI S，REGGIANI S，BACCARANI G，et al.Full understanding of hot-carrier-induced degradation in STI-based LDMOS transistors in the impact-ionization operating regime[J].2011，19(3)：152-155.

[2]RANDRIAMIHAJA Y M，ZAKA A，HUARD V，et al.Hot carrier degradation:from defect creation modeling to their impact on NMOS parameters[C].2012 IEEE International Reliability Physics Symposium.Anaheim，CA，USA，2012：XT.15.1-XT.15.4.

[3]HSU F C，KO P K，TAM S，et al.An analytical breakdown model for short-channel MOSFET′s[J].IEEE Transactions on Electron Devices，1982，29(11)：1735-1740.

[4]AHN J G，YAO C S，CHAN H P，et al.Impact ionization modeling using simulation of high energy tail distributions[J].IEEE Electron Device Letters，1994，15(9)：348-350.

[5]ARORA N D，SHARMA M S.MOSFET substrate current model for circuit simulation[J].IEEE Transactions on Electron Devices，1991，38(6)：1392-1398.

[6]JANG S L，LIU S S，SHEU C J.A compact LDD MOSFET I-V model based on nonpinned surface potential[J].IEEE Transactions on Electron Devices，1999，45(12)：2489-2498.

[7]EL-MANSY Y A，CAUGHEY D M.Modelling weak avalanche multiplication currents in IGFETs and SOS transistors for CAD[C].Electron Devices Meeting，1975 International.1975：31-34.

[8]LI W，YUAN J S，CHETLUR S，et al.An improved substrate current model for deep submicron CMOS transistors[C].Integrated Reliability Workshop Final Report，2000 IEEE International.IEEE，2000：146-148.

[9]CHAUHAN Y S，VENUGOPALAN S，CHALKIADAKI M A，et al.BSIM6：analog and RF compact model for bulk MOSFET[J].IEEE Transactions on Electron Devices，2014，61(2)：234-244.

[10]CHAN L H K，YEO K S，CHEW K W J，et al.Highfrequency noise modeling of MOSFETs for ultra low-voltage RF applications[J].IEEE Transactions on Microwave Theory &Techniques，2015，63(1)：141-154.

[11]LIU W.MOSFET models for SPICE simulation，including BSIM3v3 and BSIM4[M].New York：Wiley，2001.

Bias dependent modeling of substrate current of nanoscale MOSFET

Wang Lin，Wang Jun，Wang Dandan
(College of Information Engineering，Southwest University of Science and Technology，Mianyang 621010，China)

Substrate current is fundamental for electrical analysis of nanoscale MOSFET and also is a prerequidite for integrated circuit design.For the reliability analysis and the design of MOSFET circuits,it is necessary to model the substrate current accurately.Based on hot-carrier effect,this paper established a substrate current model of conventional nanoscale MOSFET,and simulation results from that model match the experimental results well,which validated the accuracy of the model.Meanwhile the simulated relations of substrate current to channel length,bias voltage are obtained and analyzed,showing that the substrate current has obvious channel length and bias dependence.

substrate current；nanoscale MOSFET；bias dependence

TN4

A

10.16157/j.issn.0258-7998.2016.10.008

2016-05-06)

王林（1990-），男，碩士研究生，主要研究方向：射頻電路設(shè)計(jì)、納米MOSFET建模。

王軍（1970-），通信作者，男，教授，主要研究方向：射頻電路設(shè)計(jì)、微弱隨機(jī)信號(hào)處理，E-mail：junwang@swust.edu.cn。

王丹丹（1989-），男，碩士研究生，主要研究方向：射頻集成電路設(shè)計(jì)、納米MOSFET建模。

中文引用格式：王林，王軍，王丹丹.納米級(jí) MOSFET襯底電流的偏置依賴(lài)性建模[J].電子技術(shù)應(yīng)用，2016，42(10)：37-39.

英文引用格式：Wang Lin，Wang Jun，Wang Dandan.Bias dependent modeling of substrate current of nanoscale MOSFET[J].Application of Electronic Technique，2016，42(10)：37-39.