李寅博

【摘要】 根據(jù)符號(hào)內(nèi)連續(xù)相位二進(jìn)制差分相移鍵控（ISCP-D2PSK）調(diào)制解調(diào)原理，設(shè)計(jì)了一種基于FPGA的數(shù)字實(shí)現(xiàn)電路，并加入了多種擴(kuò)頻方式。調(diào)制端使用ROM存儲(chǔ)基帶信號(hào)，由選擇邏輯控制其輸出。解調(diào)端將收到的基帶信號(hào)作歸一化處理，并進(jìn)行信號(hào)到達(dá)檢測(cè)，最后由一個(gè)可變換不同解擴(kuò)系數(shù)的解擴(kuò)解調(diào)單元處理得到解調(diào)數(shù)據(jù)。該電路設(shè)計(jì)實(shí)現(xiàn)方便、占用硬件資源較少，用FPGA實(shí)現(xiàn)后的測(cè)試結(jié)果驗(yàn)證了設(shè)計(jì)的正確性，并將其應(yīng)用在了某高速運(yùn)動(dòng)平臺(tái)間的突發(fā)通信中。

【關(guān)鍵詞】 ISCP-D2PSK 連續(xù)相位 擴(kuò)頻 FPGA實(shí)現(xiàn)

一、引言

符號(hào)內(nèi)連續(xù)相位二進(jìn)制差分相移鍵控（ISCP-D2PSK）調(diào)制解調(diào)方法是在信號(hào)調(diào)制中，不同的比特信息由符號(hào)內(nèi)相位變化的累積量表示，接收端則通過(guò)積累一個(gè)符號(hào)內(nèi)的相位變化累積量來(lái)實(shí)現(xiàn)信號(hào)解調(diào)，和碼元符號(hào)的絕對(duì)相位無(wú)關(guān)。此調(diào)制方式的符號(hào)間相位為連續(xù)變化，使信號(hào)有良好的功率譜，信號(hào)為準(zhǔn)恒包絡(luò)，解調(diào)時(shí)可以避免初相、多普勒頻移等引起的符號(hào)間相位變化對(duì)信號(hào)解調(diào)的影響[1]。

在某些高速運(yùn)動(dòng)平臺(tái)間的突發(fā)通信中，多普勒頻移大、通信幀短、速率要求高、硬件資源緊張，如果用相干解調(diào)的方式，導(dǎo)頻信號(hào)會(huì)占用較多的幀長(zhǎng)，降低有效通信速率，且實(shí)現(xiàn)復(fù)雜。

本文則將ISCP-D2PSK調(diào)制解調(diào)方法應(yīng)用在了某高速運(yùn)動(dòng)平臺(tái)間的突發(fā)通信中，用FPGA實(shí)現(xiàn)了其數(shù)字調(diào)制和解調(diào)，發(fā)揮了其優(yōu)點(diǎn)，并加入了不同的擴(kuò)頻方式。最后對(duì)其進(jìn)行了解調(diào)性能測(cè)試，結(jié)果表明與理論基本一致。

二、ISCP-D2PSK調(diào)制解調(diào)基本原理

ISCP-D2PSK調(diào)制原理如圖1所示，基帶信號(hào)由信號(hào)選擇邏輯根據(jù)輸入比特符號(hào)和當(dāng)前相位狀態(tài)在基帶信號(hào)集合中選擇一個(gè)基帶I、Q信號(hào)作為調(diào)制信號(hào)輸出，同時(shí)更新相位狀態(tài)存儲(chǔ)器中的狀態(tài)值。然后將I、Q信號(hào)進(jìn)行正交調(diào)制得到中頻信號(hào)。

圖1輸入比特?cái)?shù)據(jù)、基帶信號(hào)和狀態(tài)轉(zhuǎn)移的關(guān)系如表1所示，表中項(xiàng)目為“輸出基帶信號(hào)/輸入比特”。

表1 基帶信號(hào)選擇邏輯關(guān)系

基帶信號(hào)集合中包含了8種復(fù)信號(hào)分別表示如下：

在解調(diào)時(shí)，對(duì)接收到的基帶信號(hào)，在一個(gè)符號(hào)持續(xù)時(shí)間內(nèi)計(jì)算相位變化的累積量，并和標(biāo)準(zhǔn)相位變化累積量作比較，計(jì)算接收符號(hào)對(duì)應(yīng)每一種可能發(fā)送比特的概率，選取概率最大的發(fā)送比特為當(dāng)前接收信號(hào)的解碼信息輸出。

基帶信號(hào)集中的信號(hào)只有兩種不同的標(biāo)準(zhǔn)相位變化累積量，和不同的發(fā)送比特信息形成一一對(duì)應(yīng)，其關(guān)系如表2所示，根據(jù)概率值即可選取出發(fā)送的比特信息。

表2 發(fā)送比特和相位變化累積量的對(duì)應(yīng)關(guān)系

信號(hào)選擇邏輯根據(jù)輸入數(shù)據(jù)比特流按表1的關(guān)系生成基本I、Q信號(hào)選擇值i，i按符號(hào)率進(jìn)行更新，并用其控制標(biāo)準(zhǔn)基帶信號(hào)存儲(chǔ)ROM的高3位地址。

Nbit計(jì)數(shù)器按采樣率進(jìn)行自加，用其計(jì)數(shù)值控制標(biāo)準(zhǔn)基帶信號(hào)存儲(chǔ)ROM的低N位地址，即可將所選的一種基本I、Q信號(hào)的定點(diǎn)數(shù)據(jù)按順序輸出。最后將I、Q信號(hào)進(jìn)行正交調(diào)制，輸出中頻信號(hào)。

本設(shè)計(jì)包括了多種擴(kuò)頻方式，因此在前端對(duì)數(shù)據(jù)比特流進(jìn)行了是否重復(fù)的處理。不擴(kuò)頻將數(shù)據(jù)原樣調(diào)制，擴(kuò)頻則將數(shù)據(jù)重復(fù)調(diào)制。

3.2 ISCP-D2PSK解調(diào)

ISCP-D2PSK的解調(diào)器主要由數(shù)字下變頻（DDC）、歸一化、到達(dá)檢測(cè)、解調(diào)幾個(gè)單元組成，如圖3所示。

解調(diào)器首先將按符號(hào)率M倍采樣的數(shù)字信號(hào)通過(guò)DDC得到基帶I、Q數(shù)據(jù)，之后對(duì)I、Q數(shù)據(jù)進(jìn)行歸一化處理。歸一化后的數(shù)據(jù)首先在到達(dá)檢測(cè)單元進(jìn)行計(jì)算，當(dāng)檢測(cè)到信號(hào)到來(lái)時(shí)，開(kāi)始對(duì)數(shù)據(jù)進(jìn)行ISCP-D2PSK解調(diào)。DDC按通用的數(shù)字下變頻實(shí)現(xiàn)方法設(shè)計(jì)[2]，下面重點(diǎn)介紹其他幾個(gè)單元的實(shí)現(xiàn)。

3.2.1歸一化單元

對(duì)采樣數(shù)據(jù)的歸一化處理是為了消除信號(hào)幅度受噪聲的影響，只保留噪聲對(duì)相位的干擾，同時(shí)也可以擴(kuò)大解調(diào)的動(dòng)態(tài)范圍。

首先，將I、Q路信號(hào)進(jìn)行數(shù)學(xué)運(yùn)算，得到每個(gè)符號(hào)段的相位變化累積量，將結(jié)果與本地序列做相關(guān)，當(dāng)沒(méi)有接收到正確信號(hào)時(shí)，相關(guān)值較小，當(dāng)有信號(hào)到達(dá)時(shí)，相關(guān)值出現(xiàn)峰值。因此可以利用相關(guān)峰的變化來(lái)確定符號(hào)的開(kāi)始，給出信號(hào)到達(dá)指示，開(kāi)始信號(hào)解調(diào)。

3.2.3解調(diào)單元

解調(diào)單元主要實(shí)現(xiàn)對(duì)數(shù)據(jù)的解擴(kuò)解調(diào)，由擴(kuò)頻系數(shù)控制不同的解擴(kuò)解調(diào)，如圖6所示。

設(shè)采樣率為符號(hào)率的M倍，將I、Q路的采樣數(shù)據(jù)分別用m×M個(gè)移位寄存器存儲(chǔ)。按解調(diào)原理中描述的方法，對(duì)每個(gè)符號(hào)的采樣數(shù)據(jù)進(jìn)行一級(jí)運(yùn)算即可得到不擴(kuò)頻的解調(diào)數(shù)據(jù)，對(duì)每?jī)蓚€(gè)符號(hào)的采樣數(shù)據(jù)進(jìn)行兩級(jí)運(yùn)算即可得到2倍擴(kuò)頻的解調(diào)數(shù)據(jù)，以此類推，對(duì)每m個(gè)符號(hào)的采樣數(shù)據(jù)進(jìn)行n級(jí)運(yùn)算即可得到m倍擴(kuò)頻的解調(diào)數(shù)據(jù)（其中，2（n-1）=m）。

在實(shí)現(xiàn)中，將幾種擴(kuò)頻系數(shù)的解調(diào)單元融合到一起，由擴(kuò)頻系數(shù)控制取不同計(jì)算位置的數(shù)據(jù)，即可分別得到不同擴(kuò)頻系數(shù)的解調(diào)數(shù)據(jù)。如此，節(jié)省了硬件資源，方便了多種解擴(kuò)解調(diào)的自適應(yīng)變換。

四、解調(diào)性能測(cè)試結(jié)果

按以上的方法在Xilinx的FPGA芯片上實(shí)現(xiàn)了ISCPD2PSK的調(diào)制解調(diào)算法，占用了較少的FPGA資源。

我們對(duì)實(shí)現(xiàn)后的解調(diào)性能進(jìn)行了測(cè)試，圖7給出了不擴(kuò)頻方式的解調(diào)誤碼率性能與仿真結(jié)果的對(duì)比?？梢钥闯鰧?shí)測(cè)性能比仿真稍有下降，這是因?yàn)镕PGA定點(diǎn)計(jì)算的損失和硬件底噪的影響。圖8給出了不擴(kuò)頻方式的抗頻偏性能測(cè)試結(jié)果，可以看出頻偏在200kHz以內(nèi)，對(duì)解調(diào)性能基本無(wú)影響。

五、結(jié)論

本文用FPGA實(shí)現(xiàn)了ISCP-D2PSK調(diào)制解調(diào)算法，并加入了多種擴(kuò)頻方式。調(diào)制設(shè)計(jì)簡(jiǎn)單，資源占用很少。解調(diào)設(shè)計(jì)時(shí)將不同擴(kuò)頻系數(shù)的解擴(kuò)解調(diào)在一個(gè)解調(diào)單元里實(shí)現(xiàn)，方便不同擴(kuò)頻系數(shù)的自適應(yīng)解擴(kuò)解調(diào)變換，進(jìn)一步節(jié)省了FPGA資源。測(cè)試結(jié)果驗(yàn)證了FPGA設(shè)計(jì)的正確性，并將其應(yīng)用在了某高速運(yùn)動(dòng)平臺(tái)間的突發(fā)通信中。

參 考 文 獻(xiàn)

[1] 張劍. 符號(hào)內(nèi)連續(xù)相位差分相移鍵控調(diào)制方法[J]. 電訊技術(shù)，2010，50（8）：63-66.

[2] 陳潔，林偉，黃世震. WCDMA 直放站數(shù)字下變頻的FPGA 實(shí)現(xiàn)[J]. 計(jì)算機(jī)與數(shù)字工程， 2011，259（5）：153-156.

[3] 曹志剛，錢(qián)亞生. 現(xiàn)代通信原理[M]. 清華大學(xué)出版社，2000.

[4] 王金明. 數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL[M]. 電子工業(yè)出版社， 2009