1553B容錯(cuò)解碼器對(duì)抗干擾的可信賴性改進(jìn)

楊福宇

(重慶工業(yè)自動(dòng)化儀表研究所，重慶 401123)

1553B容錯(cuò)解碼器對(duì)抗干擾的可信賴性改進(jìn)

楊福宇

(重慶工業(yè)自動(dòng)化儀表研究所，重慶 401123)

通過(guò)1553B通信協(xié)議各種解碼器設(shè)計(jì)方案討論了引起協(xié)議可信賴性不足的硬件的三個(gè)原因：沒(méi)有對(duì)干擾的容錯(cuò)設(shè)計(jì)，拖尾電壓超過(guò)輸入下限以及缺少過(guò)0位置的修正能力。所以解碼器容錯(cuò)能力的提高是改善1553B通信協(xié)議可信賴性的關(guān)鍵。文中介紹了容錯(cuò)解碼器中對(duì)抗干擾的部分：將每8 slot組成兩個(gè)半位HB1和HB2。采用這種方法，在半位中連續(xù)干擾寬度為3 slot的可以排除掉，寬度小的干擾累加小于3 時(shí)也可濾除掉。對(duì)于增頻的1553B芯片(例如2 Mbps以上)，這是更加重要的可信賴性改進(jìn)。

1553B；容錯(cuò)；解碼器

引 言

1553B是一種通信協(xié)議，它規(guī)定以Manchester2編碼對(duì)位(bit)進(jìn)行編碼，以字(word)為基本單位進(jìn)行傳送。關(guān)于1553B的內(nèi)容可參照標(biāo)準(zhǔn)，對(duì)應(yīng)的國(guó)標(biāo)為GJB289A-97數(shù)字式時(shí)分制指令/響應(yīng)型多路傳輸數(shù)據(jù)總線。

由于工業(yè)現(xiàn)場(chǎng)有傳導(dǎo)和輻射干擾，1553B標(biāo)準(zhǔn)對(duì)硬件抗擾能力的考慮較少，查錯(cuò)能力不足，所以會(huì)引起應(yīng)用的可依賴性不夠，詳見(jiàn)“1553B通信協(xié)議的可依賴性討論”[1]。但是這種協(xié)議已廣泛使用，業(yè)界還沒(méi)有準(zhǔn)備好新的替代協(xié)議，所以如何在已有的條件下改進(jìn)其可信賴性便是重中之重。

國(guó)外對(duì)譯碼器的設(shè)計(jì)是保密的。初步看來(lái)，1553B總線譯碼器的設(shè)計(jì)有三個(gè)主要薄弱環(huán)節(jié)：①缺少對(duì)外部進(jìn)入的干擾的對(duì)抗能力；②由于變壓器漏磁等原因造成的字尾容許拖尾電壓超過(guò)輸入電壓的下限，造成出錯(cuò)；③位值往往是在過(guò)0前后采樣比較得到，參照的理論過(guò)0時(shí)刻也可能受干擾，所以必須加以補(bǔ)償，否則會(huì)采錯(cuò)。

如果可以實(shí)現(xiàn)容錯(cuò)，可信賴性就能得到提高。僅僅判出錯(cuò)而不能容錯(cuò)，系統(tǒng)丟幀不減少，控制層面參與表決的有效消息數(shù)量會(huì)不足，使4冗余的控制系統(tǒng)降到少冗余無(wú)冗余，從而失效。錯(cuò)誤檢不出時(shí)，會(huì)使參與表決的正確消息數(shù)量不足，例如輸入為30、30、20、20時(shí)，你不能判斷誰(shuí)是正確值誰(shuí)是錯(cuò)誤值。有干擾時(shí)，兩種情況可能同一周期內(nèi)發(fā)生，例如留下30、20、20，表決的結(jié)果20可能是漏檢的錯(cuò)誤值。

1 外部干擾下的問(wèn)題

1553B對(duì)抗干擾的測(cè)試要求見(jiàn)第4.5.2.1.2.4款：“終端收到的所有字按標(biāo)準(zhǔn)條款4.4驗(yàn)收后，最大字錯(cuò)率不超過(guò)10-7。”測(cè)試條件是疊加1 kHz～4 MHz的高斯噪聲，其幅度有效值為140 mV。測(cè)試處的信號(hào)電平峰-峰值為2.1 V。字錯(cuò)包括所有使?fàn)顟B(tài)字錯(cuò)誤標(biāo)志置位之錯(cuò)，以及使終端不響應(yīng)有效指令字之錯(cuò)。這里有4個(gè)問(wèn)題：①測(cè)試的環(huán)境是常規(guī)實(shí)驗(yàn)室，并指出繼電器的切換通?？醋髯顕?yán)重的脈沖干擾源[3]，但是似乎是把140 mV看作了外部干擾源來(lái)分析的，忽略了輸出波動(dòng)的影響；②其輸出波形上的(4.5.2.1.1.2)干擾幅度有±900 mV[3]，折算到輸入上的有效值已占160 mV，測(cè)試的干擾幅度顯然不足；③以未報(bào)錯(cuò)作成功是不對(duì)的，因?yàn)槠渲泻械穆z錯(cuò)不能代表出錯(cuò)的全部情況；④1553B的歷史較早，當(dāng)時(shí)還沒(méi)有功能安全的概念，從當(dāng)今的角度看，即使字錯(cuò)率是10-7也是不夠的。

當(dāng)開(kāi)關(guān)為感性負(fù)載時(shí)，儲(chǔ)存在線圈中的能量要釋放，形成反電勢(shì)，在電源系統(tǒng)中來(lái)回反射。航空中用的電液閥具有與繼電器開(kāi)閉時(shí)相似的干擾特性，返回彈簧儲(chǔ)能也要釋放。福特汽車(chē)公司認(rèn)為[2]應(yīng)該以實(shí)物作測(cè)試源：經(jīng)驗(yàn)表明，用福特建議的測(cè)試，可發(fā)現(xiàn)通過(guò)標(biāo)準(zhǔn)(ISO7637-2，ISO7637-3)的測(cè)試而未發(fā)現(xiàn)的一些異常。他們補(bǔ)充測(cè)試的波形有5種，如圖1、圖2所示，其中C為開(kāi)關(guān)<0.4 A的感性負(fù)載。

圖1 Ford汽車(chē)公司對(duì)汽車(chē)電子設(shè)備要求的傳導(dǎo)干擾兼容測(cè)試波形之一

圖2 圖1中6～7 μs的局部放大

由圖2可見(jiàn)，如果設(shè)備無(wú)法對(duì)抗來(lái)自電源的幅度大于±50 V傳導(dǎo)干擾或輻射耦合干擾，那么就有分布在1 μs內(nèi)的代表邏輯“1”的干擾，或者分散在0.5 μs內(nèi)的多次單向干擾。在圖1的9～10 μs處可以見(jiàn)到幅度更大的干擾。

曼2碼過(guò)零點(diǎn)在1/2位處，我所見(jiàn)到的譯碼器方案一般是在1/4位和3/4位處對(duì)二次收發(fā)器輸出的數(shù)字電平進(jìn)行采樣，如果圖2中“1”干擾可以大于總線上傳送的“0”電平，譯碼器將以干擾作為輸出。如果一個(gè)字發(fā)生了2次這樣的漏判，1553B的字的parity校驗(yàn)是沒(méi)有能力發(fā)現(xiàn)的，這就引起了錯(cuò)字漏檢，后果很?chē)?yán)重。如果受到了干擾，就會(huì)報(bào)錯(cuò)，使字及相關(guān)的消息作廢。

劉曙蓉[4]考慮了抗干擾的設(shè)計(jì)，他們采用移動(dòng)窗口3中取2處理收發(fā)器輸出的采樣，這可以減少了一部分干擾，但仍不理想,效果如圖3所示。

圖3(a)～3(c)表示干擾在名義跳變沿后靠近地方的情形。圖3(a)中干擾發(fā)生在slot4，由123表決的結(jié)果，正常slot3被否定掉， 234表決結(jié)果干擾slot4仍保留，345表決結(jié)果slot5仍保留正常輸入值，其后一樣。所以干擾被理解為跳變前電平，跳變沿被推遲2slot。圖3(b)中干擾有2slot時(shí)長(zhǎng)，345表決結(jié)果slot5仍保留干擾輸入值，456表決結(jié)果slot6否定正常輸入值，所以干擾被理解為跳變前電平，跳變沿被推遲4slot。圖3(c)中長(zhǎng)干擾發(fā)生在slot5、slot6，234表決結(jié)果slot4仍保留正常輸入值，345表決結(jié)果slot5否定掉干擾，456表決結(jié)果slot6仍保留干擾，567表決結(jié)果slot7否定掉正常輸入值，678表決結(jié)果slot8仍保留正常輸入值，如此，跳變沿被推遲1slot，但是干擾仍存在并移動(dòng)了位置。

圖3(d)～3(f)表示干擾在名義跳變沿前靠近地方的情形。圖3(d)中干擾發(fā)生在slot3，由123表決的結(jié)果，干擾slot3被否定掉，234表決結(jié)果slot4仍保留正常輸入值，345表決結(jié)果slot5仍保留正常輸入值，其后也是這樣。所以跳變沿不變，干擾被濾掉。圖3(e)中干擾發(fā)生在slot3、slot4，由123表決的結(jié)果，干擾slot3被否定掉，234表決結(jié)果slot4仍保留干擾，345表決結(jié)果slot5否定正常輸入值，456表決結(jié)果slot6仍保留正常輸入值，所以干擾仍存在并移動(dòng)了位置，跳變沿被提前2slot。圖3(f)中長(zhǎng)干擾發(fā)生在2 slot前的slot3和slot4，由123表決的結(jié)果，干擾slot3被否定掉，234表決結(jié)果slot4仍保留干擾，345表決結(jié)果slot5否定掉正常輸入值，456表決結(jié)果slot6仍保留正常輸入值，567表決結(jié)果slot7否定掉正常輸入值，678表決結(jié)果slot8仍保留正常輸入值，如是干擾仍存在并移動(dòng)了位置，跳變沿被提前3slot。

圖3 3中取2的效果

總結(jié)一下3中取2的效果，如果干擾只占1 slot，那么隨干擾位置的不同，濾波后的跳變沿可能不變，或推后2 slot。如果干擾占2 slot，那么隨干擾位置的不同，濾波后的跳變沿可能推后1slot或4slot，或者提前1slot或3 slot，并且干擾仍然存在。

跳變沿是位同步的基準(zhǔn)，由于濾波而引起的跳變沿變化本身就是一種不確定因素，如有同步機(jī)制使采樣位置錯(cuò)誤跟隨就會(huì)產(chǎn)生譯碼錯(cuò)誤。

即使沒(méi)有跳變沿位同步，2 slot的干擾也足以造成1/4、3/4位采樣的錯(cuò)誤。例如圖3(b)中3/4位采樣位在slot6，本來(lái)采不到的錯(cuò)，濾波后卻采到了。圖3(c)中3/4位采樣位在slot6，本來(lái)采到的錯(cuò)，濾波后仍然采到了。

2 拖尾電壓的問(wèn)題

硬件上,1553B節(jié)點(diǎn)采用變壓器與總線耦合方式來(lái)傳送模擬電平，總線空閑時(shí)其電平應(yīng)該為0。但是由于變壓器繞組匝數(shù)誤差、漏磁的差別、雜散電容的差別、驅(qū)動(dòng)電路切換點(diǎn)并不在位時(shí)間的正中點(diǎn)、系統(tǒng)中反射波的復(fù)雜影響造成切換點(diǎn)偏移和曼碼正負(fù)幅度的差異等等，空閑時(shí)的電平會(huì)有一個(gè)衰減或持續(xù)的波動(dòng)。

標(biāo)準(zhǔn)的第4.5.2.1.1.4款為終端輸出電壓對(duì)稱(chēng)性，規(guī)定在最后一個(gè)字的最后一位的位中過(guò)0點(diǎn)之后2.5 μs后測(cè)取點(diǎn)的電壓波動(dòng)不超過(guò)±250 mV(簡(jiǎn)稱(chēng)拖尾tail-off)。但是并沒(méi)有規(guī)定結(jié)束測(cè)試的時(shí)刻，也就是講波動(dòng)的持續(xù)時(shí)間可以延續(xù)到2.5 μs后很長(zhǎng)的地方。據(jù)稱(chēng)衰變的時(shí)間常數(shù)可達(dá)25 μs[3]。另一方面，第4.5.2.1.1.3款規(guī)定接收時(shí)或無(wú)電時(shí)測(cè)取點(diǎn)的噪聲小于14 mV RMS，但它并不能解釋為對(duì)拖尾有時(shí)間限制。

1553B終端輸出電壓和終端輸入電壓的測(cè)取點(diǎn)均在隔離變壓器與耦合變壓器的兩條連線間，繪法的差別只是反映了耦合變壓器阻抗變換的結(jié)果。在忽略總線上的衰減時(shí)可以導(dǎo)出終端輸出電壓的1/4送到另一個(gè)節(jié)點(diǎn)的終端輸入。由于一個(gè)節(jié)點(diǎn)A傳送后的250 mV的拖尾送到另一個(gè)節(jié)點(diǎn)B的輸入時(shí)已經(jīng)衰減到63 mV，所以不會(huì)引起B(yǎng)產(chǎn)生誤動(dòng)作。但是A本身的輸入電路必須監(jiān)視總線上最早2.5 μs后到達(dá)的響應(yīng)(4.3.3.8規(guī)定的響應(yīng)時(shí)間為4～12 μs)。

1553B第4.5.2.1.2.1款規(guī)定了終端輸入電壓的大小。節(jié)點(diǎn)必須對(duì)0.86～14 V的輸入差(峰-峰值，以下無(wú)專(zhuān)門(mén)說(shuō)明均為峰-峰值)作出響應(yīng)，對(duì)小于0.2 V的輸入差不作出響應(yīng)。所以當(dāng)拖尾電壓差為250 mV時(shí)，便可能產(chǎn)生不希望的非空閑的邏輯讀數(shù)，解釋為sync已經(jīng)開(kāi)始，從而引起后續(xù)定時(shí)的錯(cuò)誤。單調(diào)衰減的拖尾過(guò)程如圖4所示。

圖4 單調(diào)衰減的拖尾過(guò)程

常見(jiàn)的譯碼器識(shí)別sync的方案有兩種：①以第一個(gè)跳變作sync邊界的方案，由于拖尾，當(dāng)拖尾電壓極性與上一位不同時(shí)，第一個(gè)跳變立即出現(xiàn)，在4 μs時(shí)未見(jiàn)到sync中間跳變沿(實(shí)際sync還在后面開(kāi)始時(shí))，認(rèn)為新字錯(cuò)誤，從而只能誤判。②以出現(xiàn)數(shù)據(jù)流00 0111(或11 1000)(以半位時(shí)間為單位)作sync識(shí)別的方案，當(dāng)拖尾與新sync前半段電平不同時(shí)(例如11111)，會(huì)見(jiàn)到與真正sync相連的111 1100 0111數(shù)據(jù)流，就會(huì)將11 1000錯(cuò)讀為sync，將最后的11(1)讀為bit1，bit1內(nèi)無(wú)跳變，也只能判錯(cuò)。這2個(gè)方案還假設(shè)sync中的跳變沿未受干擾，如果其中有干擾被誤解為跳變沿，也會(huì)報(bào)錯(cuò)，所以是不能容錯(cuò)的。

現(xiàn)在估計(jì)一下這種出錯(cuò)的概率。為了使接收器正確響應(yīng)輸入電壓，它的切換點(diǎn)應(yīng)設(shè)計(jì)在(0.86+0.2)/2=0.53 V處:大于0.53 V時(shí)應(yīng)該輸出邏輯狀態(tài)，小于0.53 V應(yīng)該不響應(yīng)輸入，視為空閑。假定工藝的成品切換點(diǎn)的分布服從正態(tài)分布，那么為使成品率達(dá)到99.999 7%，這個(gè)方差為0.005 V。此時(shí)接收器會(huì)有1.5×10-6的概率對(duì)小于0.2 V的輸入作響應(yīng)，有1.5×10-6的概率對(duì)大于0.86 V的輸入不作響應(yīng)。根據(jù)此分布模型，按此工藝分布生產(chǎn)的接收器會(huì)有3.7×10-5的可能性對(duì)250 mV的輸入產(chǎn)生響應(yīng)。如果沒(méi)有正確處理拖尾的方案，因此而產(chǎn)生的字錯(cuò)率貢獻(xiàn)為3.7×10-5。注意：1553B標(biāo)準(zhǔn)沒(méi)有涉及因拖尾而造成字錯(cuò)的測(cè)試條款。

當(dāng)電源本身有紋波(例如30 mV)、電源有傳導(dǎo)干擾(例如30 mV)、經(jīng)過(guò)未被75%屏蔽的輻射干擾進(jìn)入(例如20 mV)、工作溫度變化引起接收器比較器切換點(diǎn)的漂移時(shí)(例如10 mV)，相當(dāng)于輸入波動(dòng)幅度的增大。假定等效的輸入為0.3 V(在拖尾上再疊加50 mV)，此時(shí)接收器會(huì)有5.7×10-4的可能性在應(yīng)該是空閑時(shí)產(chǎn)生虛假的sync開(kāi)始，不加容錯(cuò)處理時(shí)，字錯(cuò)率貢獻(xiàn)達(dá)到5.7×10-4，比1553B設(shè)計(jì)者容許的大5 700倍。

偏置比較器的切換點(diǎn)可以減小拖尾的影響，但實(shí)際上等效于收緊工藝誤差，提高產(chǎn)品成本。拖尾引起問(wèn)題的事件是有記錄的，例如B1轟炸機(jī)的1553B系統(tǒng)中拖尾被終端理解為消息的有效部分而誤動(dòng)作[3]，后來(lái)靠改硬件而解決。全靠硬件選用和生產(chǎn)、維修檢查來(lái)消除拖尾是十分昂貴的，所以需要挽救與拖尾相連接的來(lái)自其他節(jié)點(diǎn)的有效sync，從而減少誤報(bào)錯(cuò)。

3 跳變時(shí)間變化

連接在總線上的各分支處存在阻抗的不連續(xù)，在耦合變壓器連接分支時(shí)，變壓器的分支段也是同樣的特征阻抗Z0電纜，從總線側(cè)看，耦合變壓器的輸入阻抗應(yīng)為2Z0。這個(gè)阻抗與兩個(gè)0.75Z0的限流電阻串聯(lián)后成為總線特征阻抗Z0的分流電阻。標(biāo)準(zhǔn)規(guī)定的Z0是75 Ω，所以有分支的地方阻抗突變?yōu)?.5Z0//Z0=58 Ω。

由傳輸線理論可知，阻抗減少時(shí)會(huì)產(chǎn)生一個(gè)反向的疊加電壓，這個(gè)反射電壓經(jīng)過(guò)一段時(shí)間到達(dá)接收節(jié)點(diǎn)，所以又與分枝-接收節(jié)點(diǎn)的距離有關(guān)。1553B沒(méi)有規(guī)定總線長(zhǎng)度，1553A規(guī)定的長(zhǎng)度為300英尺，所以來(lái)回時(shí)間大概是600×1.6=960 ns，距離近時(shí)這個(gè)反射回來(lái)的時(shí)間也少。它可能和下一個(gè)跳變電壓疊加，使接收器輸入電壓的上升/下降過(guò)程提前或推遲，造成接收器輸出跳變時(shí)刻的變化。

標(biāo)準(zhǔn)4.5.2.1.2.1對(duì)輸入波形的兼容性規(guī)定是：容許的實(shí)際跳變沿對(duì)名義跳邊沿的變動(dòng)幅度為±150 ns時(shí)仍能正常工作。

當(dāng)用16M對(duì)每位采樣時(shí)，過(guò)0點(diǎn)在slot8，作1/4、3/4位處采樣就是slot4和slot12處?！?50 ns時(shí)間變動(dòng)相當(dāng)于±3 slot，即過(guò)0點(diǎn)會(huì)在slot5～slot11處，對(duì)抗其余變動(dòng)的余量?jī)H1個(gè)slot。

驗(yàn)收測(cè)試時(shí)，sync過(guò)0位置決定了采樣的基準(zhǔn)位置。如果一條消息從總線空閑開(kāi)始測(cè)試時(shí)受到干擾，取了一個(gè)偏移的位置，例如偏離真正值100 ns，那么在測(cè)試時(shí)最多可偏移250 ns，造成1/4、3/4位處采樣錯(cuò)誤，從而通不過(guò)測(cè)試。

在實(shí)際應(yīng)用時(shí)要考慮硬件時(shí)鐘精度。第4.3.3.3款規(guī)定1 s內(nèi)的發(fā)送位速率穩(wěn)定性至少為0.01%。如果一條消息有32個(gè)數(shù)據(jù)字，那么加上指令字或狀態(tài)字會(huì)有33個(gè)字的連續(xù)發(fā)送，到結(jié)尾時(shí)會(huì)有33×20×0.01%=0.066個(gè)位的變化，發(fā)送器與接收器可能差0.13位=132 ns。假定開(kāi)始傳送受到干擾，偏離真正值100 ns再加反射可能偏移50 ns，這意味著1/4、3/4位采樣的出錯(cuò)可能性很大。

所以在每個(gè)字中應(yīng)該采取同步措施。用鎖相環(huán)同步方案有一個(gè)穩(wěn)定的過(guò)渡過(guò)程，而且每個(gè)新字開(kāi)始時(shí)sync有周期性的同步沿缺失，再加不規(guī)則的與信號(hào)幅度相當(dāng)?shù)拇笤肼暩蓴_，會(huì)使其不能滿足需要。

4 解決方案

全面改進(jìn)的內(nèi)容非常多，這里介紹解決方案中抗干擾的一部分。干擾的頻譜與容許的上升沿頻譜相當(dāng)，用模擬濾波的方法是不適用的。

收發(fā)器有兩個(gè)輸出，以RX=1來(lái)表示輸入電平差為正(差>0.86 V時(shí)一定為1)，RX=0來(lái)表示輸入電平為空閑(差<0.2 V時(shí)一定為0)。RXN=1表示輸入電平差為負(fù)(差<-0.86 V時(shí)一定為1)，RXN=0來(lái)表示輸入電平為空閑(差>-0.2 V時(shí)一定為0)。當(dāng)輸入電平差在某區(qū)間時(shí)，RX和 RXN均為0，這段時(shí)間稱(chēng)為接收器空檔時(shí)間(Receiver gap time)，輸入電平差為0.86 V時(shí)可以長(zhǎng)達(dá)365 ns。任何跳變都會(huì)進(jìn)入這個(gè)輸入電平差區(qū)間，所以都會(huì)遇到RX和RXN=0的情況，必須經(jīng)過(guò)處理才能用作譯碼器采樣輸入。

將RXN和 RX作為RS觸發(fā)器的兩個(gè)輸入(R,S)，而RS觸發(fā)器的1輸出(對(duì)應(yīng)RX)作為譯碼器的邏輯輸入In。將RX和 RXN或非后作為總線狀態(tài)Idle，這樣當(dāng)總線空閑時(shí)(RX=0 同時(shí)RXN=0)，Idle=1。而總線非空閑時(shí)，Idle=0，才使用In。In沒(méi)有空檔，如果收發(fā)器輸入有干擾，RS觸發(fā)器會(huì)相應(yīng)變化，In也變化，譯碼器就把干擾采進(jìn)去了。

譯碼器用16M對(duì)In采樣，每8 slot組成半位(HB1和HB2)。理想狀態(tài)下，HB內(nèi)8個(gè)slot為相同的值，有干擾時(shí)會(huì)有不同值。用多數(shù)表決的方法確定HB的狀態(tài)，例如8個(gè)slot中In=1有5～8次，那么HB=1。然后用得到的HB1和HB2來(lái)確定位值bit和是否出錯(cuò)：①?zèng)]有平局時(shí)，當(dāng)HB1=HB2時(shí)為出錯(cuò)；否則bit=HB1。②如果HB1和HB2中有一個(gè)出現(xiàn)了平局(In=1和In=0各4次)，那么按未出現(xiàn)平局的HB來(lái)決定：HB1有平局時(shí)bit=not HB2；HB2有平局時(shí)bit= HB1。③當(dāng)兩個(gè)HB16 均為平局時(shí)為出錯(cuò)。

在sync段寬度為3slot的干擾在原來(lái)的設(shè)計(jì)中有6/13的概率被采集到，從而報(bào)錯(cuò)，而在新方法時(shí)全部容錯(cuò)糾正。在原來(lái)的設(shè)計(jì)中，payload段寬度為4slot的干擾有8/12的概率被采集到；寬度為3slot的干擾有6/13的概率被采集到；寬度為2slot的干擾在原來(lái)的設(shè)計(jì)中有4/14的概率被采集到；3個(gè)寬度為1slot干擾在原來(lái)的設(shè)計(jì)中有3/8的概率被采集到，從而報(bào)錯(cuò)。在新方法時(shí)全部容錯(cuò)糾正。

[1] 楊福宇.1553B通信協(xié)議的可依賴性討論[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用,2017(1):5-8.

[2] Ford Motor Company.Component and Subsystem Electromagnetic Compatibility Worldwide Requirements and Test Procedures ES-XW7T-1A278-AC,2003.

[3] Multiplex applications handbook:mil-hdbk-1553a.1,1998.

[4] 劉曙蓉.預(yù)測(cè)校正型曼II碼譯碼器技術(shù)研究與實(shí)現(xiàn)[J].微電子學(xué)與計(jì)算機(jī),2005(9):141-143.

Improved Reliability of 1553B Fault Tolerant Decoder Against Interference

Yang Fuyu

(Chongqing Institute of Industrial Automation and Instrumentation,Chongqing 400123,China)

By discussing various 1553B decoder design,three hardware dependability defects are found:no fault tolerance design against disturbance,tail-off voltage higher than low range input threshold and lack of adaptation to zero-crossing change caused by disturbance.Hence the fault tolerance design of decoder is the key element to improve 1553B dependability.The anti-disturbance part of new design is disclosed in the paper.The new design can tolerant up to 3 slots disturbances.This is more important for enhanced 1553B chip which works at 2 Mbps or more.

1553B;fault tolerant;decoder

TP302

A

?士然

2017-04-05)