龍泓霖,楊世洪
(1.中國科學院大學,北京 100049;
2.中國科學院光電技術研究所,四川 成都 610209)
基于CMV 4000圖像傳感器的老練電路設計
龍泓霖1,2,楊世洪2
(1.中國科學院大學,北京 100049;
2.中國科學院光電技術研究所,四川 成都 610209)
首先,闡述了圖像傳感器CMV 4000的性能和用途;然后,在比較兩種老練方法的優(yōu)缺點之后,針對CMV 4000的工作特點,利用Xilinx公司的Spartan-6和德州儀器公司的TMS 320C28335,設計了專用的老練電路;最后,在此平臺的基礎上編寫了相應的VHDL程序和C程序,給出了采集到的圖像。此外,該軟硬件設計的方法與思路同樣適用于其他類似的CMOS圖像傳感器。
動態(tài)老練;圖像傳感器;電路設計;位對準
電子器件分很多等級,由高到低有宇航級、軍品級、工業(yè)級和民用級[1-2]。其中,宇航級器件的可靠性最高,但是價格高昂。由于外國政府對中國企業(yè)采取封鎖的政策,所以中國企業(yè)能夠買到的宇航級器件往往都是性能差、價格高的產(chǎn)品。工業(yè)、民用級電子器件被統(tǒng)稱為商用現(xiàn)貨,雖然它們的價格低廉、性能優(yōu)越,但其可靠性卻不佳[2]。所以,如何從商用現(xiàn)貨中篩選出高可靠性的器件,就變得非常重要。
CMV 4000是比利時CMOSIS公司設計的一款新型工業(yè)圖像傳感器,性能優(yōu)越,因而被廣泛地應用于圖像獲取、衛(wèi)星遙感等領域。國內多家單位開展了把它應用于航天器上的研究和試驗,所以有必要設計一種能夠進行老練篩選CMV 4000的電路,對器件進行升級篩選。
老練分為靜態(tài)老練和動態(tài)老練兩種。進行靜態(tài)老練時,將電路接上電源和地,其他輸入管腳并聯(lián)接入電阻并和電源端相連,使電路內部的晶體管基本實現(xiàn)反偏,其優(yōu)點是方法普適, 缺點是不能夠讓內部的多數(shù)晶體管充分地翻轉[3];進行動態(tài)老練時,除了將電路接上電源和地外,還需要在輸入管腳上加上適當?shù)男盘?,以使電路內部實現(xiàn)節(jié)點翻轉,其優(yōu)點是能夠讓多數(shù)晶體管都得到老練,缺點是必須根據(jù)內部電路的特點來專門設計老練電路[4]。本文選擇動態(tài)老練對CMV 4000進行篩選。
老練電路的原理框圖如圖1所示。
圖1 老練電路原理框圖
動態(tài)老練具有較強的針對性,必須根據(jù)老練對象的特點來設計老練電路。CMV 4000的輸入、輸出信號較多,包括19對差分線和其他控制信號。另外,為了提高老練的效率,電路板上集成了10路圖像傳感器的接口,這樣一來信號線就相當可觀了。所以,本設計采用FPGA加DSP的構架,所有的CMV 4000的信號輸出、輸入都連接到FPGA,F(xiàn)PGA完成圖像信號的接收和處理,DSP則負責對整個系統(tǒng)進行控制。
FPGA選用Xilinx公司的Spartan-6,具體的型號為XC6SLX100,封裝FGG 676。該款FPGA的用戶引腳多達480個,差分引腳多達240對,能夠滿足本設計對引腳數(shù)目的需求。除此之外,XC6SLX100的內部資源非常豐富,具有101 261個邏輯單元,4 824 kb的Block RAM。足夠多的Black RAM既保證了后面代碼編寫部分將會提到的圖像緩存拼接的順利完成,也為代碼調試使用Chipscope抓取足夠長的波形,從而方便分析邏輯。XC6SLX100還包含了6個時鐘管理單元,它能夠倍頻、分頻、抖動濾波、去歪斜和延時,提供各種高質量的時鐘信號。而在IO模塊中的IBUFDS資源,只需配置DIFF_TERM屬性為FALSE就在差分輸入端端接了電阻,這樣免去了在輸入端人為外接100 Ω電阻的操作,使用起來非常方便。FPGA處理完數(shù)據(jù)之后,通過Camera Link接口將圖像數(shù)據(jù)發(fā)送給采集卡進行采集。
Camera Link是在視頻應用領域廣泛遵守的硬件接口標準,它使得相機和采集卡的連接規(guī)范化。Camera Link標準以國家半導體公司制定的Channel Link技術為基礎發(fā)展而來,而Channel Link則是以低壓差分信號 (LVDS:Low Voltage Differential Signaling)技術為基礎發(fā)展而來的一種小擺幅的差分信號技術[5]。在電路上,通常用差分方式來克服共模噪聲。正因為如此,Camera Link可以高速地傳輸圖像數(shù)據(jù)。在該標準中,推薦了幾款接口芯片,包括DS90CR281、 DS90CR283、DS90CR285和DS90CR287等,其中,DS90CR287的速度最快,最高可以工作在85 MHz下,最快速率為2.38 Gbit/s。本文即采用DS90CR287,該芯片能夠把FPGA發(fā)來的28 bit的并行數(shù)據(jù)高速串行發(fā)送到采集卡上。
DSP芯片選用美國德州儀器公司的TMS 320C28335,該芯片外設資源豐富,集成了SPI、SCI、ADC和FPU等,主要完成對電路板和CMV 4000傳感器的控制,并對各路CMV 4000的工作電流進行監(jiān)控,一旦器件工作異常,其能夠及時地關閉相應的電源,以及和上位機的通信,實現(xiàn)CMV 4000的參數(shù)設置和顯示。
CMV 4000共有16路差分輸出,本設計用到了8路。傳感器全局曝光后,給出幀請求信號,圖像就會逐行讀出,每行有2 048個像素點,共計2 048行。每行像素點通過8路差分對同時輸出,即當每個差分對輸出256個像素點時,一行圖像就輸出完畢,如此反復2 048次,一幀便輸出完畢。而每256個像素點都是串行輸出,其中每個像素點10 bits,則是從最低位 (LSB)到最高位 (MSB)依次輸出的。根據(jù)CMV 4000的輸出特點,設計了如圖2所示的FPGA代碼編寫框圖。
圖2 FPGA程序框圖
2.1.1 位對準 (Bit Alignment)
對于數(shù)字信號有兩個特別重要的概念,即建立時間與保持時間。從數(shù)據(jù)信號到達觸發(fā)器輸入端,到時鐘上升沿到來的這段時間,被稱作建立時間;在這個時間內,數(shù)據(jù)信號一定要建立起來,并且保持穩(wěn)定,觸發(fā)器才能采樣到正確的電平。時鐘上升沿到來之后,數(shù)據(jù)信號不能馬上撤離 (變化),還要穩(wěn)定一段時間,以便輸出正確的值,這段時間被稱作保持時間。所以設計者希望能把時鐘上升沿對著數(shù)據(jù)信號1個bit的穩(wěn)定部分甚至是中間部分,如圖3所示。基于以上的考慮就想到了通過延時圖像數(shù)據(jù)來達到這一目的?;谶@兩個原因而需要Bit Align(位對齊)。Spartan-6內部有一個模塊:IODELAY2。IODELAY2既可以固定延時也可以可變延時,實現(xiàn)0~255個taps的延時。每個tap時延75 ps。通過它便能采集到穩(wěn)定、正確的每一位的圖像輸出。
圖3 Bit Alignment示意圖
2.1.2 串并轉換與字對齊
CMV 4000的時鐘信號是DDR的方式。在上升沿和下降沿都有數(shù)據(jù)輸出,為了在下降沿也能移入數(shù)據(jù),需要采用IDDR電路。在Spartan-6的ILOGIC2(輸入邏輯資源)中,就有IDDR2電路模塊。通過它,圖像數(shù)據(jù)在下降沿和上升沿分成兩路進入FPGA內部,提高了輸入的速度。然后移入移位寄存器,完成串并轉換,讀取到一個10 bits。但是,這10 bits的每一位并不一定屬于同一個像素點的bit,往往需要字對齊 (Word Alignment),對齊之后,這10 bits就是一個像素點完整的10 bits了。
2.1.3 圖像拼接
本設計用到CMV 4000的8路輸出,每一路輸出的圖像數(shù)據(jù)并不是整幅圖,而是一幅圖的1/8,即每路差分對輸出的是寬度為256個像素、高度為2 408的圖像條帶。把這8個條帶拼接起來就可以形成完整的一幀圖像。拼接在FIFO中完成,由于Camera Link的工作頻率遠高于數(shù)據(jù)的寫入頻率,所以本設計采用異步FIFO。使用賽靈思公司的開發(fā)軟件ISE,調用IP核即可完成FIFO的生成。圖像拼接好后,按照Camera Link的協(xié)議標準,把圖像數(shù)據(jù)、幀有效、行有效和數(shù)據(jù)有效信號分配到DS90CR287輸入端,由DS90CR287輸出后供采集卡采集。
TMS320C28335是德州儀器公司生產(chǎn)的一款DSP芯片,有豐富的外設資源,方便設計者使用。DSP首先給FPGA和各個圖像傳感器上電,然后開始AD轉換,監(jiān)控每路傳感器的電流是否正常,如有異常則立即關斷,并且發(fā)送異常圖像傳感器的序號給電腦。
DSP還有另外兩個作用,即與上位機的SCI通信和與FPGA的SPI通信。上位機通過串口發(fā)送某種指令,然后由SPI總線發(fā)送給FPGA,F(xiàn)PGA收到并執(zhí)行相應的操作,例如:修改曝光時間、傳感器ADC增益和切換顯示某個CMV 4000的圖像。
CMV 4000老練電路板如圖4所示,在本設計電路板上,用CMV 4000采集到的圖片如圖5所示,從圖5中可以看出,圖像清晰可辨,實現(xiàn)了預期的功能。電路板可以交付給老練試驗人員使用。
圖4 CMV 4000老練電路板
本文基于FPGA和DSP設計的CMV 4000圖像傳感器動態(tài)老練電路,可以使CMV 4000處于正常的工作狀態(tài),并通過Camera Link接口實時地顯示拍攝的圖像,既可以對多達10路的CMV 4000進行老練,也可以對CMV 4000進行全面的功能、性能測試和篩選,實現(xiàn)了設計需求。
圖5 采集到的圖像
[1]江理東,夏泓.集成電路可靠性升級試驗 [J].電子產(chǎn)品可靠性與環(huán)境試驗,2001,19(2):40-44.
[2]王峰,郭金生,李暉.商用現(xiàn)貨器件在衛(wèi)星中的應用[J].航天器工程, 2013, 22 (4): 87-94.
[3]郁振華,朱衛(wèi)良.FPGA電路動態(tài)老化技術研究 [J].電子與封裝,2010,10(7):24-7.
[4]朱衛(wèi)良.集成電路動態(tài)老化新技術的實施 [J].電子與封裝, 2008, 8 (11): 12-5.
[5]趙強.基于 Camera Link的數(shù)字圖像采集處理及以太網(wǎng)傳輸系統(tǒng) [D].重慶:重慶大學,2014.
Design of Burn-in Circuit Based on Image Sensor CMV 4000
LONG Honglin1,2, YANG Shihong2
(1.University of Chinese Academy of Sciences, Beijing 100049, China;2.Institute of Optics and Electronics, Chinese Academy of Sciences, Chengdu 610209, China)
Firstly, the performance and application of image sensor CMV 4000 are described.And then, after comparing the advantages and disadvantages of two kinds of burn-in test, a specified circuit is designed by using Spartan-6 of Xilinx company and TMS 320c28335 of TI according to the working characteristics of CMV 4000.Finally, on the basis of this platform, the corresponding VHPL program and C program are compiled,and the acquired image is given.And the methods and ideas of the hardware and software design is also applicable to other similar CMOS image sensors.
dynamic burn-in; image sensor; circuit design; bit alignment
TP 212
A
1672-5468(2017)04-0074-04
10.3969/j.issn.1672-5468.2017.04.014
2017-01-17
2017-03-07
龍泓霖 (1986-),男,四川營山人,中國科學院大學光電技術研究所,碩士研究生,研究方向為航天電子元器件篩選技術。
工業(yè)園再生資源回收加工總產(chǎn)值達110億元
“城市礦產(chǎn)”是對廢棄資源再生利用規(guī)?;l(fā)展的形象比喻。以銅為例,生產(chǎn)1×103kg銅需消耗1.35×105kg銅礦石和5.4×104kg標準煤,而回收利用廢棄銅可實現(xiàn)變廢為寶、緩解資源供應的瓶頸、減少環(huán)境污染。汨羅市經(jīng)過多年的培育,已初步探索出一條以產(chǎn)業(yè)帶動園區(qū)、以園區(qū)提升產(chǎn)業(yè)的循環(huán)經(jīng)濟發(fā)展之路。2010年,汨羅循環(huán)經(jīng)濟工業(yè)園回收廢舊物資量達1.34×109kg,實現(xiàn)再生資源加工量6.89×108kg,其中包括再生銅1.95×108kg,再生鋁1.09×108kg。目前,汨羅市有色金屬加工集群被列入湖南省有色金屬產(chǎn)業(yè)重點發(fā)展的八大集群之一,也是全國知名的銅材加工基地。
(摘自中華網(wǎng))