通用加法器的邏輯實(shí)現(xiàn)與分析

武漢市第二中學(xué) 葉浩然

1.介紹

通用加法器是計(jì)算機(jī)邏輯的基本元件，是計(jì)算機(jī)運(yùn)算的基礎(chǔ)：通過加法運(yùn)算可以實(shí)現(xiàn)計(jì)算機(jī)大規(guī)模復(fù)雜運(yùn)算。所以通用加法器的設(shè)計(jì)是計(jì)算機(jī)邏輯基礎(chǔ)的重要內(nèi)容。

本論文給出了通用加法器的實(shí)現(xiàn)方式，主要貢獻(xiàn)包括以下三個方面：（1）給出了1、2、4、8比特加法器的電路實(shí)現(xiàn)并分析了其電路復(fù)雜性；（2）給出了從n比特加法器到2n比特加法器的迭代實(shí)現(xiàn)方式并給出了通用模型；（3）給出了2n比特加法器的通用實(shí)現(xiàn)方式并分析了其電路復(fù)雜性。

2.通用加法器實(shí)現(xiàn)

本章主要介紹用與、或、非和異或等四個基本邏輯單元設(shè)計(jì)通用加法器的邏輯實(shí)現(xiàn)方法，主要包括（1）1、2、4、8比特加法器的實(shí)現(xiàn)方法；（2）用n比特加法器實(shí)現(xiàn)2n比特加法器的通用方法；（3）2n比特加法器的實(shí)現(xiàn)方法。

2.1 1比特加法器

1比特加法器是通用加法器的基礎(chǔ)，我們首先介紹1比特加法器的邏輯實(shí)現(xiàn)。設(shè)兩個輸入比特為a1和b1，則輸出位2比特的真值表如下：

a1 b1 x2 x1 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0

由表可得其邏輯實(shí)現(xiàn)如下：

由邏輯實(shí)現(xiàn)可得，1比特加法器需要1個與門和1個異或門。

2.2 2比特加法器

可將2比特加法器拆分為兩個1比特加法器，a1b1和a2b2。其實(shí)現(xiàn)

如下圖所示：

其中圖中的e表示低位加法產(chǎn)生的進(jìn)位。因?yàn)閍2b2加法器所得結(jié)果為高位和低位，不影響低位結(jié)果，所以不變。而a1b1加法器所得的進(jìn)位值與a2b2加法器的結(jié)果相組合，可以得到一個2比特與1比特相加的加法器。由此可得2比特加法器公式：

由邏輯實(shí)現(xiàn)可得，2比特加法器需要4個與門，1個或門，4個異或門。

2.3 4比特加法器

同理可將4比特加法器拆分為兩個2比特加法器，將較小加法器進(jìn)位與較大加法器組成一個新的加法器，求得結(jié)果即4比特加法器公式，其實(shí)現(xiàn)邏輯如下圖所示：

由邏輯實(shí)現(xiàn)可得，4比特加法器需要18個與門，5個或門，16個異或門。

2.4 8比特加法器

由邏輯實(shí)現(xiàn)可得，8比特加法器需要28個與門，6個或門，20個異或門。

2.5 2n比特加法器

由邏輯實(shí)現(xiàn)可得，2n比特加法器需要28·3n-3個與門，6·3n-3個或門，20·3n-3個異或門。

3.結(jié)論

本文分析研究了通用加法器的設(shè)計(jì)方式，實(shí)現(xiàn)了2n比特加法器邏輯實(shí)現(xiàn)方式并分析了邏輯實(shí)現(xiàn)所需要的邏輯門。