新思科技(Synopsys, Inc.)宣布，新思科技數(shù)字和定制設計平臺通過了TSMC最先進的5 nm EUV工藝技術認證。該認證是多年廣泛合作的結果，旨在提供更優(yōu)化的設計解決方案，加快下一代設計的發(fā)展進程。

Design Compiler Graphical綜合工具經(jīng)過了嚴格的5 nm啟用驗證，并證明了與IC Compiler II布局布線工具在時序、面積、功耗和布線擁塞方面的相關一致性。Design Compiler Graphical 5 nm創(chuàng)新技術可以實現(xiàn)最佳性能、最低功耗和最優(yōu)面積，這些新技術包括過孔支柱優(yōu)化、多位庫和引腳接入優(yōu)化。

IC Compiler II的增強功能是滿足設計密度要求的關鍵。在優(yōu)化過程中可內(nèi)在地處理復雜的、多變量以及二維的單元布局，同時最大限度提高下游可布線性以及整體的設計收斂。

新思科技PrimeTime時序分析和signoff解決方案中的POCV分析已得到增強，能夠準確地捕獲由于工藝縮放和通常用于實現(xiàn)能源效率而采用的低電壓操作導致的非線性變化。此外，PrimeTime物理感知ECO已擴展到能夠支持更復雜的版圖規(guī)則，以改善擁塞、布局和引腳接入感知。