基于多時(shí)源的高穩(wěn)時(shí)間同步裝置的研制

，， ， ，

(許繼電氣股份有限公司,河南 許昌 461000)

0 引言

時(shí)間同步裝置為調(diào)度機(jī)構(gòu)、變電站、發(fā)電廠內(nèi)的被授時(shí)設(shè)備提供高精度時(shí)間信號(hào)。在使用中，時(shí)間同步裝置普遍性地暴露了以下問題：如由于衛(wèi)星系統(tǒng)受到天氣、外部干擾等因素干擾；同步裝置未能正確識(shí)別故障而錯(cuò)誤跟隨；由于多時(shí)源切換過程中各廠家時(shí)源切換策略不相同，導(dǎo)致切換的結(jié)果也不同，致使輸出時(shí)間不一致，造成導(dǎo)致設(shè)備工作異常的現(xiàn)象；在守時(shí)階段以及時(shí)源切換過程中同步裝置的輸出擺幅過大導(dǎo)致合并單元、同步向量裝置等重采樣誤差過大等[1-2]。因此時(shí)間同步裝置在外部時(shí)源發(fā)生變化時(shí)能有效切換，并保持自身的輸出穩(wěn)定性、守時(shí)穩(wěn)定性等都是時(shí)間同步裝置所要必須克服的關(guān)鍵問題。

同時(shí)隨著我國(guó)北斗授時(shí)系統(tǒng)的建設(shè)速度加快，以及國(guó)內(nèi)國(guó)際環(huán)境的快速變化，國(guó)家電網(wǎng)要求投運(yùn)的時(shí)間同步裝置均應(yīng)采用“天基授時(shí)為主，地基授時(shí)為輔；天基授時(shí)以北斗為主，GPS為輔”[3]，并對(duì)時(shí)間同步裝置的各廠家產(chǎn)品進(jìn)行標(biāo)準(zhǔn)統(tǒng)一與規(guī)范，在性能參數(shù)上提出了更高的要求。本文便是在此基礎(chǔ)上，設(shè)計(jì)了一款性能穩(wěn)定、精度高，嚴(yán)格符合國(guó)網(wǎng)檢測(cè)規(guī)范的時(shí)間同步裝置。

1 時(shí)鐘的硬件設(shè)計(jì)

衛(wèi)星接收模塊從北斗和GPS接收衛(wèi)星信號(hào)，它們的輸出信號(hào)會(huì)受到多重因素的影響，如天氣的原因、信號(hào)干擾、接收模塊異常等，都存在有偶爾失星的不正?，F(xiàn)象，此時(shí)接收機(jī)輸出的秒脈沖不可靠[4]。即便是在正常情況下，衛(wèi)星接收模塊的每個(gè)PPS也存在30ns左右的隨機(jī)誤差。然而北斗和GPS長(zhǎng)期時(shí)間穩(wěn)定性非常好，衛(wèi)星模塊輸出秒脈沖具有一定的隨機(jī)誤差，該隨機(jī)誤差服從正態(tài)分布，在樣本時(shí)間足夠長(zhǎng)時(shí)，其累計(jì)誤差趨于0。而恒溫晶振短時(shí)穩(wěn)定性好，長(zhǎng)時(shí)穩(wěn)定性差[5]；因此在時(shí)間同步時(shí)，利用OCXO恒溫晶振的頻率產(chǎn)生的100 MHz基準(zhǔn)頻率，測(cè)量并記錄在北斗或GPS衛(wèi)星或IRIG-B碼同步秒脈沖間隔，在基準(zhǔn)信號(hào)失步時(shí)，以晶振頻率為基準(zhǔn)，以記錄的秒脈沖間隔為參考，通過FPGA輸出秒脈沖等時(shí)鐘信號(hào)，可以兼顧長(zhǎng)期和短期輸出精度和并保證性能穩(wěn)定。因此在硬件設(shè)計(jì)上采用CPU+FPGA+高精度恒溫晶振的硬件規(guī)劃。

時(shí)間同步裝置的總體硬件結(jié)構(gòu)如圖1所示。整個(gè)裝置采標(biāo)準(zhǔn)4U機(jī)箱，插件式布局，輸出可擴(kuò)展。主要模塊為冗余雙電源模塊，CPU模塊，授時(shí)模塊，輸出模塊、液晶模塊共5個(gè)模塊構(gòu)成。

圖1 時(shí)間同步裝置的硬件架構(gòu)

授時(shí)模塊可以同時(shí)接受多個(gè)時(shí)鐘源，包括北斗、GPS接收模塊、地面時(shí)源和備鐘時(shí)源。能同時(shí)接收兩路衛(wèi)星信號(hào)和兩路IRIG-B碼信號(hào)[6-7]，為多時(shí)源切換提供了保證。北斗和GPS模塊采用國(guó)內(nèi)廠家標(biāo)準(zhǔn)OEM衛(wèi)星接收模塊，硬件軟件兼容性強(qiáng)。模塊輸出采用串口時(shí)間報(bào)文加PPS脈沖組成，PPS準(zhǔn)時(shí)沿誤差<30 ns?？梢酝ù趫?bào)文讀取和配置模塊信息。授時(shí)模塊通過RS485接口與CPU進(jìn)行通訊，保證了信息的抗干擾能力。

CPU模塊作為核心插件，采用架構(gòu)為FPGA+CPU+高精度恒溫晶振的模式，其原理如圖2所示。CPU采用飛思卡爾的PowerPC系列的MPC8309芯片，F(xiàn)PGA采用為XILNX的XC6SLX45可編程邏輯器件，接口豐富性能強(qiáng)大。配備鴻曄公司的高精度10 M恒溫晶振JTM5035-A，日老化率小于0.2 ppb，年老化率小于50 ppb，預(yù)熱期間(20分鐘～2小時(shí))誤差<10 ppb。該恒溫晶振經(jīng)硬件電路倍頻后連接FPGA，在FPGA內(nèi)部采用100 MHz頻率，單tick時(shí)標(biāo)分辨率為10 ns，能有效保證時(shí)間精度和穩(wěn)定性。

智能液晶模塊負(fù)責(zé)顯示時(shí)間信息，運(yùn)行定值設(shè)置，SNTP定值設(shè)置等用戶接口。寬電壓冗余雙電源支持，保證設(shè)備電源安全。輸出插件包括IRIG-B碼信號(hào)輸出、串口時(shí)間報(bào)文輸出、脈沖輸出等各類時(shí)間輸出信號(hào)。提供RS232、RS485、空節(jié)點(diǎn)、光輸出等各種插件輸出，輸出信號(hào)和數(shù)量可配置。有效兼容各種使用場(chǎng)景。

圖2 CPU插件硬件原理框圖

2 時(shí)鐘的軟件設(shè)計(jì)

時(shí)間同步裝置軟件設(shè)計(jì)涉及CPU程序設(shè)計(jì)和FPGA程序設(shè)計(jì)，功能模塊關(guān)系如圖3所示。

CPU軟件完成4個(gè)時(shí)源信息采集、自守時(shí)鐘的走時(shí)、多時(shí)源判斷選擇、授時(shí)輸出、SNTP對(duì)時(shí)服務(wù)器[5]、時(shí)間信息發(fā)送控制以及IEC61850MMS通訊信息[6]的上送等功能。

圖3 軟件模塊關(guān)系圖

FPGA負(fù)責(zé)外部接口的驅(qū)動(dòng)，連接授時(shí)插件，輸出插件等。FPGA和恒溫晶振共同建立一個(gè)精確的32位tick計(jì)數(shù)器，利用此計(jì)數(shù)器作為本地走讀的頻率基礎(chǔ)，并為各授時(shí)源PPS打高精時(shí)戳；本地時(shí)間PPS的輸出由CPU發(fā)送輸出預(yù)期計(jì)數(shù)值，由FPGA判斷到達(dá)而產(chǎn)生時(shí)間脈沖。同時(shí)FPGA承擔(dān)授時(shí)模塊報(bào)文的接收、IRIG-B解碼、PPS/PPM/PPH脈沖輸出、IRIG-B發(fā)送和串口時(shí)間報(bào)文發(fā)送。

按照應(yīng)用的功能，對(duì)應(yīng)用層進(jìn)行模塊化設(shè)計(jì)?？傮w模塊劃分如圖4所示。

圖4 軟件功能模塊劃分圖

主要分為5個(gè)工作區(qū)：數(shù)據(jù)準(zhǔn)備及自檢、授時(shí)源驅(qū)動(dòng)、時(shí)間處理、SNTP授時(shí)、數(shù)據(jù)上送。

授時(shí)源驅(qū)動(dòng)負(fù)責(zé)對(duì)4個(gè)時(shí)鐘源信息進(jìn)行解析和存儲(chǔ)。對(duì)于北斗和GPS模塊，CPU讀取FPGA程序解析的串口報(bào)文數(shù)據(jù)，報(bào)文遵循NMEA 0183“National Marine Electronics Association”(國(guó)際海洋電子協(xié)會(huì))協(xié)議，每種報(bào)文為ASCII格式，逗號(hào)隔開數(shù)據(jù)流。報(bào)文包含定位時(shí)間、緯度、經(jīng)度等信息，可解析出UTC時(shí)間和品質(zhì)。同時(shí)獲取FPGA所打的PPS時(shí)間戳。對(duì)于B碼，則有FPGA直接解析報(bào)文和時(shí)間戳。

時(shí)間處理任務(wù)負(fù)責(zé)實(shí)現(xiàn)多時(shí)源選擇功能，維護(hù)本地時(shí)間，同時(shí)負(fù)責(zé)維護(hù)FPGA內(nèi)部建立的硬時(shí)鐘，調(diào)整FPGA輸出頻率和相位，生成B碼和串口報(bào)文數(shù)據(jù)格式。

SNTP授時(shí)負(fù)責(zé)SNTP對(duì)時(shí)服務(wù)器功能，能最多建立與250個(gè)授時(shí)客戶端的連接。配合FPGA內(nèi)部的硬時(shí)間，授時(shí)精度達(dá)到數(shù)據(jù)上送模塊負(fù)責(zé)液晶界面的維護(hù)和IEC61850數(shù)據(jù)的上送?？梢詫⒆詸z信息如鎖星顆數(shù)、失星狀態(tài)、鐘差等信息通過MMS報(bào)文輸出給監(jiān)控后臺(tái)，滿足電力系統(tǒng)監(jiān)控的需求[7]。

各模塊之間通過時(shí)間源數(shù)據(jù)進(jìn)行耦合。相互之間功能獨(dú)立，各模塊之間由主任務(wù)循環(huán)調(diào)度。

3 關(guān)鍵技術(shù)

3.1 外部時(shí)源信號(hào)采集

多時(shí)源信息的采集時(shí)序如圖5所示。

圖5 多時(shí)源時(shí)間信息的采集時(shí)序

由時(shí)間信息采集時(shí)序可知，在時(shí)間采集軸上，本次輪詢讀取的信息對(duì)于北斗和GPS時(shí)本秒的UTC時(shí)間和秒tick；對(duì)于B碼讀取的是緩存在FPGA緩存區(qū)的上一秒的時(shí)間。

時(shí)源信息的采集將對(duì)時(shí)間品質(zhì)和秒脈沖有效性進(jìn)行判斷。若時(shí)鐘源的時(shí)間品質(zhì)信息有效，則計(jì)算秒脈沖間隔ΔTcur，該數(shù)值與FPGA的晶振的頻率f進(jìn)行橫向比較，并與上次的間隔ΔTper進(jìn)行縱向比較，若小于一定閾值5 μs，則認(rèn)為時(shí)源有效。將有效的時(shí)間信息(年、月、日時(shí)、分、秒、Tick-PPS、ΔT)保存在CPU內(nèi)存的時(shí)間信息數(shù)據(jù)結(jié)構(gòu)中。

3.2 多源選擇策略

在多時(shí)源選擇中，共有5個(gè)時(shí)間信息參與選擇，即北斗、GPS、地面有線(B1)、本地時(shí)間(即裝置時(shí)間)和備鐘時(shí)間(B2)[8]。其中北斗、GPS和地面有線時(shí)源稱為外部時(shí)源；本文采用分組策略優(yōu)先選擇的多源選擇策略選擇正確時(shí)源。時(shí)間的選擇分為2種情況：無本地時(shí)間或守時(shí)恢復(fù)時(shí)的初始化情況和時(shí)源跟隨狀態(tài)下的運(yùn)行態(tài)情況。

3.2.1 初始化時(shí)源選擇

當(dāng)時(shí)間同步裝置上電或守時(shí)恢復(fù)時(shí)，裝置無時(shí)間信息或時(shí)間信息不準(zhǔn)確。此時(shí)本地時(shí)間不參與多時(shí)源的選擇，僅3個(gè)外部時(shí)源參與選擇。

假設(shè)Ta、Tb、Tc是3個(gè)外部時(shí)源，它們的時(shí)間包括年、月、年、月、日、時(shí)、分、秒、tick-pps和ΔT，保存在時(shí)間信息數(shù)據(jù)結(jié)構(gòu)。依次從3個(gè)時(shí)源選取1個(gè)，按照優(yōu)先級(jí)順序分別與其它時(shí)源求取鐘差。將鐘差小于5微秒的時(shí)源放在一組，不滿足該條件的時(shí)源放于另一組。比較兩個(gè)組中時(shí)源數(shù)目，如果前面一組時(shí)源數(shù)目多，則在該組中按優(yōu)先級(jí)選取當(dāng)前時(shí)源，否則選取不到當(dāng)前時(shí)源。

圖6 初始化時(shí)源選擇分組示意圖

圖6(1)中選擇1組中的Ta；(2)中選擇2組中的Tb；(3)中無時(shí)源選擇，在此情況下，如果系統(tǒng)還未初始化，則繼續(xù)進(jìn)行判別，等待初始化完成；如果系統(tǒng)已經(jīng)初始化完成，則進(jìn)入運(yùn)行狀態(tài)輸出時(shí)間信息。

3.2.2 運(yùn)行態(tài)時(shí)源選擇

當(dāng)時(shí)鐘處于跟隨狀態(tài)以后，本地時(shí)鐘源將參與運(yùn)行時(shí)的分組策略。運(yùn)行態(tài)分組時(shí)，本地時(shí)間處于最高優(yōu)先級(jí)進(jìn)行分組，分組以后，按照分組會(huì)形成4:0，3:1，2:2，1:1:1:1的情況。在4:0和3:1時(shí)從分組多中按照優(yōu)先級(jí)選擇外部時(shí)源，當(dāng)為2:2時(shí)，有可能后形成(本地、GPS)：(北斗、有線時(shí)源)的情況，根據(jù)北斗優(yōu)先原則應(yīng)跟隨北斗時(shí)源。

圖7 運(yùn)行態(tài)時(shí)源選擇分組示意圖

如圖7(1)選取Ta為跟隨時(shí)源，圖7(2)、圖7(4)則固定選取北斗時(shí)源。圖7(3)是1:1:1:1的情況，表明所有外部時(shí)源均不可用，則系統(tǒng)進(jìn)入守時(shí)狀態(tài)，并繼續(xù)判斷時(shí)源情況，直到退出1:1:1:1時(shí)在重新選擇。

當(dāng)選到最優(yōu)時(shí)源后，產(chǎn)生本地時(shí)間，并使本地時(shí)間基準(zhǔn)逼近隨該時(shí)鐘源的PPS上升沿時(shí)刻。輸出則按照當(dāng)前時(shí)源的PPS間隔信息預(yù)判本地時(shí)間的秒脈沖間隔，用tick數(shù)表示，向FPGA發(fā)送下一次秒脈沖輸出的tick時(shí)刻。當(dāng)FPGA的計(jì)數(shù)器到達(dá)此預(yù)判結(jié)果時(shí)，在此時(shí)刻發(fā)送秒脈沖、B碼、串口報(bào)文等時(shí)間信息，從而達(dá)到授時(shí)的功能。FPGA不直接跟隨時(shí)源的PPS秒脈沖，從向FPGA發(fā)送下一秒預(yù)期到FPGA產(chǎn)生秒脈沖，間隔100ms以上。通過此種方法，即便所選時(shí)源偶爾出現(xiàn)時(shí)源跳變，CPU也可以立刻判斷出來，利用預(yù)判結(jié)果生成下一次秒脈沖和時(shí)間，從而保證同步時(shí)間精度和穩(wěn)定性。

3.3 基于高精度恒溫晶振的守時(shí)策略

當(dāng)時(shí)鐘失去所有有效時(shí)源時(shí)，時(shí)間同步裝置將進(jìn)入守時(shí)狀態(tài)。時(shí)間同步裝置要求裝置啟動(dòng)2小時(shí)內(nèi)要完成晶振馴服，達(dá)到1 μs/h的守時(shí)精度要求[9]。

守時(shí)時(shí)間的精度由有效秒脈沖間隔ΔT和高精度恒溫晶振共同保證。CPU使用的余數(shù)均攤法生，根據(jù)最近的秒脈沖間隔ΔT生成512個(gè)秒脈沖輸出隊(duì)列，由FPGA循環(huán)輸出，保證走時(shí)均勻準(zhǔn)確。但是，晶體的頻率受施加于它的應(yīng)力的影響。溫度的變化會(huì)使晶振內(nèi)部應(yīng)力變化[10]。實(shí)際運(yùn)行通常會(huì)發(fā)生晶振預(yù)熱不充分時(shí)失步的情況，晶振輸出頻率不穩(wěn)定，而且采用的恒溫晶振性能越好，體積越大，晶振的預(yù)熱和馴服時(shí)間也就越長(zhǎng)，保存的同步秒脈沖間隔ΔT不能反映實(shí)際晶振的頻率變化，會(huì)使得的守精度誤差增大。

本文提供一種基于恒溫晶振的補(bǔ)償方法，用以解決失步時(shí)在恒溫晶振未充分預(yù)熱而帶來的守時(shí)誤差較大的問題。

根據(jù)研究和實(shí)驗(yàn)數(shù)據(jù)得到，恒溫晶振的熱頻特性變化特性基本上按照一定的規(guī)律變化[10]，由此可通過預(yù)測(cè)晶振頻率變化，進(jìn)行補(bǔ)償守時(shí)。具體原理分析如下：

恒溫晶振提供工作頻率f，F(xiàn)PGA利用此頻率作為計(jì)數(shù)基準(zhǔn)對(duì)同步時(shí)鐘源同步信號(hào)的秒脈沖打上tick時(shí)標(biāo)。如果假設(shè)N秒內(nèi)的秒脈沖的tick時(shí)標(biāo)為C，那么，根據(jù)CPU能夠計(jì)算出恒溫晶振的實(shí)際震蕩頻率，為：

f=C/N

(1)

當(dāng)N=1時(shí)，秒脈沖間隔的tick數(shù)C即為頻率。

CPU將有效秒脈沖的tick間隔值按照時(shí)間先后順序依次存入RAM緩沖區(qū)，本實(shí)施例中，緩沖區(qū)大小設(shè)定為64。每當(dāng)緩沖區(qū)滿時(shí)，對(duì)緩沖區(qū)64個(gè)時(shí)間間隔進(jìn)行和統(tǒng)計(jì)，得到β值，并存入緩沖區(qū)隊(duì)列中。計(jì)算公式為：

(2)

其中，t0為恒溫晶振在標(biāo)稱頻率f0下的秒脈間隔值，即每秒的基準(zhǔn)脈沖個(gè)數(shù)，比如：取值為99999950，ti為恒溫晶振在實(shí)際頻率下的每秒的脈沖個(gè)數(shù)。

將β值依次存入緩沖區(qū)隊(duì)列中后可觀察到β值的變化趨勢(shì)如圖8所示。

圖8 恒溫晶振預(yù)熱頻率變趨勢(shì)意圖

因此，根據(jù)上述公式可知，f=(64β+t0)/64，故β值可以清晰的反應(yīng)恒溫晶振的頻率變化。

通過分析恒溫晶振的開機(jī)特性為：恒溫晶振預(yù)熱前期的頻率值在一段時(shí)間內(nèi)變化較大，這就是恒溫晶振的開機(jī)特性，隨著開機(jī)預(yù)熱的時(shí)間加長(zhǎng)，恒溫晶振的頻率輸出將達(dá)到穩(wěn)定。經(jīng)過實(shí)驗(yàn)，對(duì)于不同的晶振，開機(jī)特性是不同的，即使是同一只晶振，重復(fù)測(cè)試結(jié)果也可能不同。但對(duì)于同一只晶振，開機(jī)時(shí)頻率變化的趨勢(shì)和開機(jī)特性在一定的范圍內(nèi)變化不大，對(duì)于實(shí)現(xiàn)守時(shí)補(bǔ)償提供了機(jī)會(huì)。

由圖8可以看出恒溫晶振每64 s的tick計(jì)數(shù)隨時(shí)間的變化關(guān)系。前100個(gè)周期內(nèi)(100*64 s=6400 s)變化明顯，表明此時(shí)晶振并未預(yù)熱充分。隨著時(shí)間的移動(dòng)，晶振的頻率變化趨于穩(wěn)定，變化趨勢(shì)趨于穩(wěn)定。

當(dāng)失去外部同步時(shí)鐘源時(shí)，為防止恒溫晶振隨機(jī)變化隨機(jī)性的影響，需要對(duì)預(yù)熱期間晶振頻率的穩(wěn)定性進(jìn)行判斷，僅當(dāng)晶振頻率變化單調(diào)才進(jìn)行頻率預(yù)測(cè)和調(diào)整。根據(jù)緩沖區(qū)隊(duì)列中的β值從最近時(shí)間向前計(jì)算， 按照如圖9所示分別求取α1、α2、α3……和φ1、φ2、φ3……。選取最近的4個(gè)φ值，分別是φ1、φ2、φ3、φ4，計(jì)算不等式(φ4-φ3)×(φ2-φ1)>0，和(φ3-φ2)×(φ2-φ1)>0>0是否成立，如果同時(shí)成立，則認(rèn)為晶振頻率在此時(shí)段是單調(diào)變化的。

在單調(diào)性的判斷上，僅對(duì)晶振預(yù)熱階段的頻率進(jìn)行判斷與調(diào)整，即緩沖區(qū)中至少保存有1.5小時(shí)的同步秒脈沖信息，預(yù)測(cè)守時(shí)后的頻率變化的情況。若單調(diào)性成立，則按照進(jìn)行后續(xù)的頻率預(yù)測(cè)和補(bǔ)償；如果單調(diào)性不成立，則不進(jìn)行補(bǔ)償。

圖9 秒脈沖間隔窗口統(tǒng)計(jì)方法

為了消除衛(wèi)星的正態(tài)分布誤差，選取按照最后1024 s的秒間隔TICK值作為基準(zhǔn)樣本，即α1和α2，再進(jìn)行晶振頻率補(bǔ)償后生成輸出秒脈沖緩沖區(qū)隊(duì)列數(shù)據(jù)。

補(bǔ)償數(shù)據(jù)的計(jì)算方法：

f=(Δticki+αj)/N+f0

(3)

f是晶振的實(shí)際輸出頻率，f0是恒溫晶振的標(biāo)稱頻率。那么：

Δf=f-f0=(Δticki+αj)/N

(4)

因此，只要Δticki選擇合理，便可以得到準(zhǔn)確的實(shí)際輸出頻率。

通過實(shí)驗(yàn)如下補(bǔ)償值計(jì)算方法，能夠使輸出的頻率與恒溫晶振的實(shí)際輸出頻率的誤差最小，可以保證時(shí)間同步裝置的守時(shí)精度，定義i=1、2、……

Δtick1=Δtick2=(φ1-φ4)/2

(5)

……

Δtick2i+1=Δtick2i+2=Δtick2i-1/2

(6)

Δtick對(duì)應(yīng)的時(shí)間段與α值對(duì)應(yīng)的時(shí)間段相等，均是512秒。Δtick1是最近512秒對(duì)應(yīng)的補(bǔ)償值，Δtick2是Δtick1前512秒對(duì)應(yīng)的補(bǔ)償值，其他的以此類推。另外，當(dāng)Δtick=1時(shí)，停止補(bǔ)償。

得到Δtick后，按照補(bǔ)償后Δtick2i+1+α1和Δtick2i+2+α2的值生成兩組512個(gè)tick計(jì)數(shù)器間隔，并按照計(jì)數(shù)器循環(huán)輸出秒脈沖。

本實(shí)施例中，采用余數(shù)均攤方法生成秒脈沖輸出序列利用余數(shù)均攤方法生成的秒脈沖數(shù)組相對(duì)于原始采集的512個(gè)tick值更加均勻。

圖10 補(bǔ)償對(duì)比效果圖

圖10是未補(bǔ)償和補(bǔ)償后輸出PPS的比較圖。由圖可見，未補(bǔ)償PPS序列和補(bǔ)償后的PPS在512個(gè)PPS中總和偏差Δtick(如圖10陰影部分)，該偏差Δtick被平均分配到單個(gè)PPS輸出的小陰影部分。補(bǔ)償值Δtick1糾正了由于晶振頻率變化所引起的頻率誤差Δf，從而減少了輸出512個(gè)PPS所引起的時(shí)間誤差。

4 實(shí)驗(yàn)結(jié)果

為證明利用本文設(shè)計(jì)方法所獲得的時(shí)間同步裝置的實(shí)際有效性，對(duì)裝置的光纖接口、RS485接口、SNTP以及守時(shí)精度4個(gè)項(xiàng)目進(jìn)行實(shí)際測(cè)試，測(cè)試結(jié)果如表1所示。

由表1可以看出，運(yùn)用本文設(shè)計(jì)方法的時(shí)間同步裝置實(shí)際測(cè)得光纖接口的脈沖準(zhǔn)時(shí)沿為30 ns，準(zhǔn)確度為200 ns，遠(yuǎn)小于國(guó)網(wǎng)檢測(cè)指標(biāo)的100 ns和1000 ns；RS485接口的脈沖準(zhǔn)時(shí)沿和時(shí)間準(zhǔn)確度實(shí)測(cè)結(jié)果同光纖接口的實(shí)測(cè)結(jié)果相同，同樣小于國(guó)網(wǎng)的檢測(cè)指標(biāo)；SNTP項(xiàng)目在采用了本文設(shè)計(jì)方法的時(shí)間同步裝置后實(shí)際測(cè)得時(shí)間準(zhǔn)確度達(dá)到100 ns，比國(guó)網(wǎng)指標(biāo)的1000 ns少了900 ns；國(guó)網(wǎng)指標(biāo)要求時(shí)間同步裝置的守時(shí)精度為1000 ns/h以下，采用本文設(shè)計(jì)方法的時(shí)間同步裝置實(shí)測(cè)結(jié)果為600 ns/h，符合國(guó)網(wǎng)指標(biāo)的要求。由此，利用本文設(shè)計(jì)方法的時(shí)間同步裝置已順利通過2017年的國(guó)網(wǎng)檢測(cè)，各性能參數(shù)達(dá)到或優(yōu)于預(yù)期。

表1 時(shí)間同步裝置測(cè)試結(jié)果

5 結(jié)語

本文在設(shè)計(jì)之初便考慮到時(shí)間精度和穩(wěn)定性問題，在硬件方面，考慮到時(shí)間準(zhǔn)確性方面，對(duì)脈沖準(zhǔn)時(shí)沿的實(shí)時(shí)性要求很高，單純靠CPU難達(dá)到要求，所以利用FPGA的實(shí)時(shí)性和恒溫晶振的穩(wěn)定性，外加CPU的強(qiáng)大數(shù)據(jù)處理能力，構(gòu)建了一個(gè)可靠的硬件平臺(tái)。

在軟件設(shè)計(jì)上采用基于優(yōu)先級(jí)分組策略的多源選擇算法、守時(shí)算法、晶振頻率預(yù)測(cè)補(bǔ)償算法等，充分利用衛(wèi)星、CPU、恒溫晶振和FPGA形成精確穩(wěn)定的授時(shí)平臺(tái)。實(shí)驗(yàn)證實(shí)，本文方法可以滿足具體指標(biāo)的要求，具有一定的推廣價(jià)值和實(shí)用價(jià)值。