劉瑜現(xiàn)，薄淑華，任 程

(航天科工集團(tuán)303所，北京 100074)

0 引言

頻率合成器是產(chǎn)生1個(gè)或多個(gè)穩(wěn)定頻率的信號(hào)源。頻率合成技術(shù)于20世紀(jì)30年代提出，它作為現(xiàn)代無(wú)線通信系統(tǒng)、雷達(dá)系統(tǒng)、電子對(duì)抗和精密測(cè)量?jī)x器等領(lǐng)域的核心器件，發(fā)揮著十分重要的作用[1]。頻率合成技術(shù)在國(guó)外發(fā)展較早。目前，國(guó)外的頻率合成技術(shù)發(fā)展的比較成熟，在頻率合成器的產(chǎn)品種類和技術(shù)指標(biāo)上比國(guó)內(nèi)技術(shù)好得多，相比之下，我國(guó)對(duì)頻率合成技術(shù)的研究比較晚，技術(shù)較為落后。超寬帶、快速鎖定、低相位噪聲、低雜散、小型化、全集成的頻率合成器的設(shè)計(jì)始終是對(duì)現(xiàn)代電子系統(tǒng)的一個(gè)挑戰(zhàn)[2]。

本文將通過(guò)研究鎖相環(huán)原理，尋找提高鎖相環(huán)頻率源頻率捷變時(shí)間的方法[3]，設(shè)計(jì)一種輸出頻率在10～15 GHz的頻帶捷變頻的鎖相頻率源。其主要方法是直接數(shù)字頻率合成器(DDS)產(chǎn)生參考信號(hào)，固定相頻比，利用DDS參考信號(hào)的跳頻實(shí)現(xiàn)整個(gè)捷變?cè)吹奶l，由于DDS的快速跳頻，捷變?cè)吹奶l時(shí)間主要取決于鎖相環(huán)的鎖定時(shí)間，因此減小鎖相環(huán)路的頻率鎖定時(shí)間是重點(diǎn)研究?jī)?nèi)容。

1 提高鎖相環(huán)鎖定時(shí)間方法

鎖相環(huán)由鑒相器、環(huán)路濾波器和壓控振蕩器組成。鑒相器是相位比較裝置，用來(lái)比較輸入信號(hào)ui(t)與壓控振蕩器輸出信號(hào)uo(t)的相位，它的輸出電壓ud(t)是對(duì)應(yīng)這2個(gè)信號(hào)相位差的函數(shù)；環(huán)路濾波器的作用是濾除ud(t)中的高頻分量及噪聲，以保證環(huán)路所要求的性能；壓控振蕩器指輸出頻率與輸入控制電壓有對(duì)應(yīng)關(guān)系的振蕩電路，頻率是輸入信號(hào)電壓的函數(shù)的振蕩器VCO，壓控振蕩器受環(huán)路濾波器輸出電壓uc(t)的控制，使振蕩頻率向輸入信號(hào)的頻率靠攏，直至二者的頻率相同，使得VCO輸出信號(hào)的相位和輸入信號(hào)的相位保持某種特定的關(guān)系，達(dá)到相位鎖定的目的[4]。

以采用二階環(huán)路濾波器的三階鎖相環(huán)為例，其頻率鎖定的時(shí)間為：

(1)

式中，ωn為環(huán)路自然諧振角諧振頻率；ξ為阻尼因子；Δftol為最終鎖定頻差；f1為初始頻率；f2為進(jìn)入鎖定帶頻率。

由式(1)可知，頻率鎖定的時(shí)間與環(huán)路帶寬、起始頻率差有關(guān)系。鎖相環(huán)路的帶寬直接決定了鎖定時(shí)間：環(huán)路帶寬越大，鎖定時(shí)間越短；環(huán)路帶寬越小，鎖定時(shí)間越長(zhǎng)[5]。頻率跳變的大小也決定環(huán)路的鎖定時(shí)間：頻率跳變?cè)酱?，鎖定時(shí)間越長(zhǎng)；頻率跳變?cè)叫?，鎖定時(shí)間越短。

減小鎖相環(huán)鎖定時(shí)間的主要方法有：

① 增加環(huán)路的帶寬，可以減小頻率鎖定時(shí)間。但是增加環(huán)路帶寬，減小雜散信號(hào)的衰減，增加相位噪聲，當(dāng)環(huán)路帶寬增加到1/5的鑒相頻率時(shí)，環(huán)路可能變得不穩(wěn)定，環(huán)路失鎖。

② 增加鑒相頻率，鑒相頻率決定了反饋信號(hào)和參考信號(hào)的比較速度，增加電荷泵的鑒相頻率，加速電荷泵向環(huán)路濾波器的充放電，有效降低鎖定時(shí)間。

③ 減小跳頻的頻率，跳頻越小，環(huán)路頻率鎖定的時(shí)間越短，如果頻率跳變?cè)阪i相環(huán)路的快捕帶內(nèi)，頻率鎖定的時(shí)間將會(huì)很短[6]。

預(yù)置電壓法是減小頻率跳變的起始頻率差以達(dá)到快速捕獲的目的。跳頻的大小由系統(tǒng)決定，不能改變，但前饋補(bǔ)償方法可以用來(lái)降低初始頻率差，從而加快鎖定速度，這就是預(yù)置電壓法。

預(yù)置電壓法有2種[7]：人工電調(diào)法和自動(dòng)掃描法。人工電調(diào)法是直接向壓控振蕩器提供一個(gè)控制電壓，改變壓控振蕩器的頻率，從而減小起始頻差，當(dāng)起始頻差減小到直接進(jìn)入快捕帶時(shí)，在環(huán)路本身的牽引作用下鎖定頻率；自動(dòng)掃描法是當(dāng)環(huán)路尚未鎖定時(shí)，給壓控振蕩器加—個(gè)周期性掃描電壓.使它的頻率在足夠?qū)挼姆秶鷥?nèi)擺動(dòng)。當(dāng)頻率掃到環(huán)路快捕帶時(shí)，環(huán)路通過(guò)自身捕獲進(jìn)入鎖定，此時(shí)加在壓控振蕩器控制端的掃描電壓自動(dòng)去掉[8]。

通過(guò)在頻率鎖定的頻點(diǎn)[9]，對(duì)壓控振蕩器的電壓進(jìn)行測(cè)量；通過(guò)數(shù)模轉(zhuǎn)換，將對(duì)應(yīng)的頻點(diǎn)的電壓值存儲(chǔ)到單片機(jī)，當(dāng)頻率開(kāi)始跳變時(shí)，根據(jù)目標(biāo)頻點(diǎn)將此頻點(diǎn)對(duì)應(yīng)的電壓讀出；通過(guò)數(shù)模轉(zhuǎn)換，經(jīng)過(guò)加法器與原來(lái)環(huán)路中環(huán)路濾波器輸出的模擬控制電壓相加得到下一個(gè)頻率所需的控制電壓值，然后將此電壓輸入到壓控振蕩器的控制端，使壓控振蕩器的頻率發(fā)生改變，接近要跳變的頻點(diǎn)值，將環(huán)路直接拉入快捕帶，實(shí)現(xiàn)頻率的快速跳變[10]。電壓預(yù)置方法的難度在于數(shù)模轉(zhuǎn)換電壓的精確度，并且提供的電壓信號(hào)具有較高的純度，紋波信號(hào)對(duì)環(huán)路的鎖定有影響。精確的電壓對(duì)數(shù)模轉(zhuǎn)換要求較高，電路更加復(fù)雜[11]。

2 總體設(shè)計(jì)

頻率合成的方法有多種[12-13]，但各有優(yōu)缺點(diǎn)，通過(guò)取長(zhǎng)補(bǔ)短使頻率合成器達(dá)到理想的技術(shù)指標(biāo)。通過(guò)對(duì)PLL和DDS的研究，采用DDS直接激勵(lì)PLL，即用DDS的輸出作為PLL的參考輸入，來(lái)解決頻率分辨率和相位噪聲的矛盾[14]，其原理框圖如圖1所示。當(dāng)DDS的輸出作為PLL的輸入?yún)⒖夹盘?hào)時(shí)，射頻信號(hào)分頻比固定不變，頻率的步進(jìn)由DDS改變實(shí)現(xiàn)，PLL相當(dāng)于帶有跟蹤濾波功能的倍頻器，PLL將有效抑制DDS的輸出雜散，提高信號(hào)輸出頻譜質(zhì)量[15]，而且參考頻率較高，可以通過(guò)增加PLL的環(huán)路帶寬提高跳頻時(shí)間[16]。

圖1 寬帶捷變?cè)丛?/p>

DDS激勵(lì)PLL的頻率合成方式中，由于DDS的響應(yīng)時(shí)間在ns級(jí)，因此頻率跳變的時(shí)間主要取決于PLL的時(shí)間，PLL的頻率跳變時(shí)間在μs級(jí)，甚至ms級(jí)。為了縮短PLL的頻率響應(yīng)時(shí)間，在DDS激勵(lì)PLL的基礎(chǔ)上，增加壓控振蕩器的電壓預(yù)置快鎖技術(shù)，將鎖相環(huán)的起始頻差迅速拉入鑒頻鑒相器的鎖定帶內(nèi)，減小環(huán)路鎖定時(shí)間，以實(shí)現(xiàn)頻率的快速跳變。當(dāng)小步進(jìn)時(shí)調(diào)整DDS的輸出改變鎖相環(huán)路的頻率輸出，當(dāng)頻率跳變步進(jìn)大時(shí)，控制部分直接提供給壓控振蕩器一個(gè)控制電壓，將其拉入快鎖帶進(jìn)行頻率鎖定，減小鎖定時(shí)間。

本文采用100 MHz晶振作為參考頻率，分別提供給控制系統(tǒng)和DDS，由于VCO的輸出頻率為10～15 GHz，經(jīng)過(guò)8分頻后，輸出頻率為1.25～1.875 MHz，再經(jīng)過(guò)鑒頻鑒相器內(nèi)部集成的分頻器進(jìn)行20分頻，最終以62.5～93.75 MHz的頻率進(jìn)行鑒相比較，即DDS的輸入到鑒相器的頻率為62.5～93.75 MHz，經(jīng)過(guò)環(huán)路濾波器后輸出控制電壓提供給VCO，當(dāng)頻率進(jìn)行跳變時(shí)，由控制系統(tǒng)控制D/A變換器給出預(yù)置電壓輸出，同時(shí)改變DDS的輸出頻率，D/A控制器輸出的預(yù)置電壓通過(guò)加法器與鎖相環(huán)路中環(huán)路濾波器的輸出電壓相加后輸出給VCO，實(shí)現(xiàn)VCO輸出頻率的跳變，VCO輸出頻率經(jīng)過(guò)分頻反饋回路與DDS的輸出頻率進(jìn)行鑒相比較，實(shí)現(xiàn)目標(biāo)頻率的再次鎖定，如圖2所示。

圖2 方案原理

3 電路參數(shù)設(shè)計(jì)及仿真結(jié)果

環(huán)路帶寬作為PLL的重要參數(shù)，通過(guò)設(shè)置環(huán)路濾波器的電阻電容值來(lái)改變環(huán)路的帶寬和相位裕度參數(shù)。本文采用的是三階低通濾波器，如圖3所示。

圖3 三階低通濾波器

環(huán)路已確定參數(shù)設(shè)置如下：環(huán)路帶寬(Closed-loop Bandwidth)為2 MHz；鑒相器輸出峰值(Vp)為5 V；射頻輸出頻率為10 000 MHz；鑒相頻率為62.5 MHz；分頻比(N)為160；相位裕度為60。

計(jì)算環(huán)路濾波器未知參數(shù)。經(jīng)計(jì)算，Cc，C2，R2的值分別為232 pF，941 pF，316 Ω。

經(jīng)過(guò)ADS仿真可知，環(huán)路的低通濾波器的環(huán)路帶寬為2 MHz，相位裕度為54。

對(duì)未加電壓預(yù)置時(shí)的頻率鎖定時(shí)間進(jìn)行仿真分析。用ADS仿真，環(huán)路帶寬為2 MHz，分別設(shè)定不同的跳變頻率。鎖相環(huán)最終鎖定頻率由10 GHz跳變到11 GHz時(shí)需要時(shí)間如圖4所示。

圖4 跳變頻率與時(shí)間關(guān)系仿真結(jié)果

經(jīng)過(guò)仿真，頻率由10 GHz跳變到11 GHz的時(shí)間是7.532 μs，由10 GHz跳變到15 GHz的時(shí)間是11.96 μs，由仿真結(jié)果可知，當(dāng)鎖相環(huán)路的帶寬固定時(shí)，鎖定頻率的范圍越大，環(huán)路鎖定需要的時(shí)間也就越長(zhǎng)。

用ADS仿真，環(huán)路帶寬為2 MHz，增加電壓預(yù)置，以研究加入電壓預(yù)置后對(duì)頻率鎖定時(shí)間的影響，如表1所示。

表1 電壓預(yù)置對(duì)頻率跳變時(shí)間影響

鎖定頻率/GHz未加電壓預(yù)置頻率鎖定時(shí)間/μs加電壓預(yù)置頻率鎖定時(shí)間 /μs117.5326.4701511.966.636

由表1可知，加入電壓預(yù)置后頻率鎖定時(shí)間將減小，且鎖定頻率跳變帶寬越大頻率鎖定時(shí)間減小的效果越明顯。

經(jīng)過(guò)仿真分析，頻率在10～15 GHz進(jìn)行跳變，可以實(shí)現(xiàn)跳變時(shí)間為10 μs以內(nèi)。

4 試驗(yàn)結(jié)果

樣機(jī)實(shí)物圖如圖5所示。相位噪聲和輸出功率測(cè)試結(jié)果如表2所示。

圖5 樣機(jī)實(shí)物

表2 相位噪聲測(cè)試結(jié)果

頻率/GHz相位噪聲/(dBc/Hz@10 kHz)輸出功率/dBm10-904.511-876.812-885.513-884.514-904.415-954.9

加電壓預(yù)置后，通過(guò)示波器進(jìn)行頻率捷變時(shí)間的測(cè)試測(cè)試結(jié)果如圖6所示，測(cè)量的頻率捷變時(shí)間為7.2 μs。

圖6 頻率捷變時(shí)間測(cè)試結(jié)果

5 結(jié)束語(yǔ)

鎖相環(huán)應(yīng)用范圍廣泛，但是由于響應(yīng)時(shí)間較慢，限制了它的應(yīng)用。頻率跳變起始頻差影響鎖相頻率源頻率跳變時(shí)間，通過(guò)電壓預(yù)置的方法減小頻率跳變時(shí)的起始頻率差，可以有效提高頻率鎖定的時(shí)間，并且通過(guò)選用具較高鑒相頻率的鑒相器，提高環(huán)路帶寬，最終可以實(shí)現(xiàn)在5 GHz的寬帶下，頻率跳變時(shí)間在10 μs內(nèi)的技術(shù)指標(biāo)。