周萬(wàn)興, 劉 昱,3, 王云峰,3

(1.中國(guó)科學(xué)院 微電子研究所 健康電子研發(fā)中心,北京 100029；2.中國(guó)科學(xué)院 微電子研究所 新一代通信射頻芯片技術(shù)北京市重點(diǎn)實(shí)驗(yàn)室,北京 100029；3.中國(guó)科學(xué)院大學(xué) 未來(lái)技術(shù)學(xué)院,北京 100029)

0 引 言

比較器是組成模/數(shù)轉(zhuǎn)換器(analog to digital converter,ADC)的重要模塊[1],低功耗是ADC的一個(gè)重要需求,特別是對(duì)于便攜式設(shè)備,而比較器是Flash ADC中功耗最大的組成部分,所以引入動(dòng)態(tài)比較器[2]。動(dòng)態(tài)比較器的精度經(jīng)常由輸入?yún)⒖际д{(diào)電壓所決定,包括靜態(tài)失調(diào)和動(dòng)態(tài)失調(diào)兩部分。其中靜態(tài)失調(diào)最重要的來(lái)源是晶體管的隨機(jī)失配、工藝變量[3]。

預(yù)放大器的輸入晶體管尺寸的增大會(huì)降低動(dòng)態(tài)比較器的輸入失調(diào)電壓,但會(huì)增大負(fù)載電容,而比較器的前級(jí)一般是一個(gè)采樣保持電路,因此會(huì)增大采樣保持電路的功耗[4]。閂鎖結(jié)構(gòu)的晶體管的失配也是輸入失調(diào)電壓的一個(gè)來(lái)源,它被預(yù)放大器的增益所減輕。然而預(yù)放大器增益的提高會(huì)降低比較器的速度[5]。

比較器的輸出節(jié)點(diǎn)在再生階段較大的電壓變化通過(guò)寄生電容對(duì)輸入電壓造成的干擾,稱為踢回噪聲。踢回噪聲改變了動(dòng)態(tài)比較器的跳變點(diǎn)從而降低了ADC的線性度以及信噪比。踢回噪聲的降低通常通過(guò)降低預(yù)放大器輸入管漏端的電壓擺幅或在比較器的輸入和輸出之間添加高阻抗通路來(lái)實(shí)現(xiàn)[6]。

本文介紹了一種增大預(yù)放大器的增益以實(shí)現(xiàn)低輸入失調(diào)電壓的技術(shù),通過(guò)在預(yù)放大器的輸入和輸出之間添加一個(gè)高阻抗通路來(lái)降低踢回噪聲。

1 傳統(tǒng)雙尾動(dòng)態(tài)比較器

圖1(a)為傳統(tǒng)雙尾電流電壓比較器[7]。當(dāng)時(shí)鐘信號(hào)clk為高電平,比較器處于預(yù)充電階段；clk為低電平,進(jìn)入比較階段。預(yù)放大器的高增益降低了閂鎖結(jié)構(gòu)晶體管的輸入?yún)⒖际д{(diào)電壓和傳播延遲,但增大了預(yù)放大器的傳播延遲。

比較階段的工作狀態(tài)分為兩個(gè)部分：1)預(yù)放大階段：部分是從剛開(kāi)始進(jìn)入比較階段到閂鎖結(jié)構(gòu)開(kāi)始進(jìn)入再生狀態(tài)的開(kāi)始點(diǎn)之間,再生狀態(tài)的開(kāi)始點(diǎn)是閂鎖結(jié)構(gòu)的其中一個(gè)輸出節(jié)點(diǎn)的放電量達(dá)到PMOS閾值電壓；2)決定階段：從進(jìn)入再生狀態(tài)到輸出穩(wěn)定。預(yù)放大器的小信號(hào)增益為

(1)

可以看出,預(yù)放大器的增益受IM1的影響較大,而IM1的大小又與晶體管 M1～M3的尺寸以及輸入信號(hào)的共模電壓有關(guān),晶體管M2,M3的尺寸通常會(huì)設(shè)置為較大尺寸以降低失調(diào)電壓。對(duì)于M1管在尺寸的選擇上存在一個(gè)關(guān)于預(yù)放大器增益和比較器延遲的權(quán)衡問(wèn)題,如果M1管的尺寸增大,尾電流也會(huì)增大,預(yù)放大器的增益降低,使得比較器的延遲降低,而輸入失調(diào)增大；如果M1管的尺寸減小,那么尾電流也會(huì)減小,預(yù)放大器的增益增大,使得比較器的延遲增大,輸入失調(diào)降低。對(duì)于高速應(yīng)用領(lǐng)域,M1管的尺寸應(yīng)該設(shè)置為較大,但將導(dǎo)致輸入失調(diào)電壓增大,從而使得ADCs的分辨率降低。因此,需要一個(gè)改變結(jié)構(gòu)來(lái)降低失調(diào)電壓。

2 本文所提出的動(dòng)態(tài)比較器

為得到一個(gè)高速低失調(diào)電壓的比較器,本文提出了如圖1(b)所示的電路結(jié)構(gòu),一對(duì)晶體管以交叉耦合的方式級(jí)聯(lián)到輸入晶體管以增加預(yù)放大器的增益。

圖1 二種雙尾動(dòng)態(tài)比較器

對(duì)于差分小信號(hào),本文所提出的比較器的預(yù)放大器的增益可以用圖2所示的模型進(jìn)行計(jì)算。

圖2 預(yù)放大器的等效模型

在節(jié)點(diǎn)d-,d+,o-,o+運(yùn)用KCL可得

(2)

由于閂鎖結(jié)構(gòu)的輸入晶體管的尺寸通常要比預(yù)放大器的輸入晶體管的尺寸要小很多,所以電容Cd比Co大。所以,方程組(2)可近似解為

(3)

由式(3)可知預(yù)放大器的增益得到了巨大提升,即使Cd約等于Co的情況,增益也有較大提升

(4)

對(duì)于傳統(tǒng)雙尾動(dòng)態(tài)比較器和本文所提出的比較器,采取相同的尾電流晶體管尺寸,晶體管Ma和Mb的尺寸設(shè)置為與M3和M4相近,使得tamp的值相同。所以由式(4)可以看出,本文所提出的比較器增大了預(yù)放大器的增益,從而降低了閂鎖結(jié)構(gòu)的失調(diào)電壓。然而由于級(jí)聯(lián)了一對(duì)交叉耦合的晶體管,導(dǎo)致預(yù)放大器晶體管的過(guò)驅(qū)動(dòng)電壓減小,從而增大了預(yù)放大器的延遲,降低了M1管的電流。圖3所示為傳統(tǒng)雙尾動(dòng)態(tài)比較器與本文所提出的比較器的預(yù)放大器的增益以及輸入?yún)⒖际д{(diào)電壓,隨著M1晶體管寬度變化的仿真結(jié)果。

圖3 預(yù)放大器增益和失調(diào)電壓與M1管寬度的關(guān)系

由數(shù)學(xué)推導(dǎo)分析可知,隨著晶體管M1寬度的增加,預(yù)放大器的增益應(yīng)該是減少的,而輸入失調(diào)電壓是增大的。交叉耦合對(duì)的級(jí)聯(lián)增大了預(yù)放大器的延遲,但在預(yù)放大器的輸入和輸出之間增加了一個(gè)高阻抗通路,從而減小了輸入晶體管漏端的電壓增益,踢回噪聲的影響被顯著的降低。

3 仿真結(jié)果

為驗(yàn)證本文所提技術(shù),在TSMC0.18 μm工藝下,對(duì)比了其他三種不同的比較器,這四種比較器的輸入輸出晶體管尺寸和負(fù)載電容都相同。四種比較器的延遲特性如圖4和圖5所示。

圖5 延遲特性與共模輸入電壓的關(guān)系

圖4所示是在輸入共模電壓為0.5 V下,4種比較器的延遲與輸入差分電壓的關(guān)系。圖5所示是在輸入差分電壓為50 mV下,4種比較器的延遲與輸入共模電壓的關(guān)系。盡管本文提出的比較器的延遲特性與傳統(tǒng)雙尾動(dòng)態(tài)比較器相比存在不足,但比傳統(tǒng)單尾動(dòng)態(tài)比較器好很多。本文提出的技術(shù)增大了預(yù)放大器的增益,減少了閂鎖結(jié)構(gòu)的延遲,但增加了預(yù)放大器的延遲并且減少了預(yù)放大器晶體管的過(guò)驅(qū)動(dòng)電壓和電流系數(shù)。

如圖6所示是踢回噪聲對(duì)輸入電壓的影響,在輸入阻抗為10 kΩ時(shí)對(duì)輸入干擾峰值進(jìn)行了模擬仿真。本文所提出的比較器的踢回噪聲非常低,原因是：1)在預(yù)放大器的輸入和輸出之間提供了一條高阻抗通路；2)與輸入管級(jí)聯(lián)的交叉耦合對(duì)抑制了輸入晶體管的漏端電壓變化。

圖6 踢回噪聲對(duì)輸入振幅的影響

表1為四種比較器的指標(biāo),傳統(tǒng)雙尾動(dòng)態(tài)比較器具有最低的延遲特性,但在給定的功耗條件下,受失調(diào)和踢回噪聲的影響較大,傳統(tǒng)單尾比較器受失調(diào)和踢回噪聲的影響較小,但是延遲較高。從表中可以看出,本文所提出的的比較器不僅功耗較低,而且降低了輸入?yún)⒖际д{(diào)電壓和踢回噪聲。

表1 4種動(dòng)態(tài)比較器的指標(biāo)

ΔVin=10 mV,Vcm=0.9 V,fclk=100 MHz

4 結(jié) 論

本文提出了一種新型低失調(diào)低踢回噪聲動(dòng)態(tài)比較器。數(shù)學(xué)分析推導(dǎo)也在0.18 μm工藝條件下不同的仿真中得到了驗(yàn)證。本文通過(guò)與其他比較器進(jìn)行對(duì)比,證明本文提出的比較器適用于低踢回噪聲、低失調(diào)、高速應(yīng)用領(lǐng)域。