程 亮，趙子龍，侯文彥

(1.山西經(jīng)濟管理干部學(xué)院，山西 太原 030024；2.福州大學(xué)機械工程及自動化學(xué)院，福建 福州 350116； 3. 中國鐵路太原局集團有限公司太原南站，山西 太原 030031)

0 引言

帶隙基準(zhǔn)是不受環(huán)境溫度、電源電壓以及工藝變化影響，而能輸出穩(wěn)定電壓的一種電路，現(xiàn)已廣泛應(yīng)用于模數(shù)轉(zhuǎn)換器、鎖相環(huán)等電路中[1]。參考文獻[1]，[2],[3]中所介紹的基準(zhǔn)電路結(jié)構(gòu)都包含了電阻元件，在低壓低功耗應(yīng)用中為實現(xiàn)較低的靜態(tài)電流要求使用大阻值電阻，這一方法將引起芯片面積的增加。為解決這一問題，提出了一種不使用電阻的帶隙基準(zhǔn)源電路結(jié)構(gòu)，既減少了芯片面積，同時也避免了電阻制作工藝變化引起的誤差。

利用2個MOS管的柵源電壓差ΔVGS產(chǎn)生隨絕對溫度線性變化的正溫度系數(shù)電壓，抵消二極管電壓VBE的變化，實現(xiàn)基準(zhǔn)電壓的一階曲率補償。同時在電路中設(shè)計的負(fù)反饋結(jié)構(gòu)可維持基準(zhǔn)電壓的穩(wěn)定，使電路的電源抑制比(PSR)性能得到大幅改善。

1 電路原理

1.1 傳統(tǒng)帶隙基準(zhǔn)電路

根據(jù)文獻[1]，傳統(tǒng)的帶隙基準(zhǔn)源由運算放大器、三極管、MOS管和電阻組成，如圖1所示。利用運算放大器的高增益特性使運放的正負(fù)輸入端電壓近似相等。MOS管MP1和MP2柵極電壓由運放控制，流過兩MOS管電流相同。電阻R2的電流為：

(1)

則基準(zhǔn)電壓公式為：

(2)

在低功耗應(yīng)用中，該結(jié)構(gòu)中的電阻將占用較大的芯片面積。同時由于半導(dǎo)體制作工藝參數(shù)不穩(wěn)定的原因，會導(dǎo)致電阻大小發(fā)生變化無法達到設(shè)計的精度，使得基準(zhǔn)電壓隨溫度的變化而產(chǎn)生大的誤差。通?？梢允褂秒娮鑤rimming技術(shù)對電阻進行修調(diào)，但這種辦法使電路變得非常復(fù)雜。

圖1 傳統(tǒng)帶隙基準(zhǔn)電路

1.2 PTAT電流

圖2電路結(jié)構(gòu)可產(chǎn)生與溫度成正比電流即PTAT電流，電路由PMOS管M3、M4，NMOS管M1、M2、MR以及PNP三極管Q1、Q2組成。M3、M2設(shè)計成二極管連接方式為電流源M4和M1提供偏置電壓。NMOS管MR工作于深線性區(qū)，在電路中做電阻使用。Q1和Q2管的發(fā)射極面積比為N。

圖2中M1與M2兩支路電流相同，兩MOS管寬長比相同，由MOS管飽和區(qū)漏電流公式Id=0.5μ·Cox·(W/L)(VGS-Vth)2可知，M1和M2管柵源電壓相同，即兩管的源級電位相同。所以三極管Q1、Q2基極發(fā)射極電壓關(guān)系為：

VBE_Q1+VDS_MR=VBE_Q2.

(3)

根據(jù)文獻[1]，晶體管集電極電流IC=ISexp(VBE/VT),由上述公式得：

VDS_MR=VTlnN.

(4)

MOS管MR工作于深線性區(qū)，根據(jù)線性區(qū)漏電流公式：Id=0.5μ·Cox·(W/L)[2(VGS-Vth)VDS-VDS2]計算得MOS管MR漏源電阻為：

(5)

MOS管M1和MR存在如下電壓關(guān)系：

VGS_MR=VGS_M1+VDS_MR.

(6)

由上述公式(4)、(5)、(6)得到流過M1的電流為：

(7)

Ip=α·T2-n.

(8)

(9)

α是與溫度無關(guān)的常數(shù)，其中，n是與工藝相關(guān)的常數(shù)[3]，典型值為1.5；k為玻爾茲曼常數(shù)；N是Q1、Q2發(fā)射極面積比。

圖2中設(shè)計的電流Ip與絕對溫度成正比，與電阻無關(guān)由MOS管M1、MR的寬長比決定。

圖2 無電阻PTAT電流電路

1.3 新型帶隙基準(zhǔn)電路

提出的新型帶隙基準(zhǔn)電壓源由啟動電路、PTAT電流電路和基準(zhǔn)核心電路三部分組成，可實現(xiàn)溫度的一階補償。

啟動電路由M6和M7組成的反相器以及NMOS管M5組成。若PTAT電流電路無法上電，則M3管的柵極電壓為0，PMOS管M6導(dǎo)通使得電源電壓加載到M5管的柵極進一步使得M5管導(dǎo)通，則M1管柵極加載高電壓使電路左右兩支路全部導(dǎo)通完成啟動。PTAT電路正常工作后M3柵極電壓為高電壓，使M7導(dǎo)通M5截止，實現(xiàn)啟動電路與PTAT電路的隔離。

PTAT電流電路生成的Ip電流通過M3管把電流鏡像到基準(zhǔn)核心電路為其提供偏置。M10管和M14管中的漏電流為Ip，M17管中的漏電流為β2Ip，M13管中的漏電流為β1Ip。M15管的柵極連接三極管Q2的發(fā)射極，M15、M16的源級電位相同，所以輸出的基準(zhǔn)電壓為：

Vref=VBE_Q2+VGS_M15-VGS_M16=
VBE_Q2+ΔVGS.

(10)

當(dāng)M15、M16管的閾值電壓相等時，計算得：

(11)

Vref=VBE_Q2+B·T.

(12)

在電路中MOS管M11和M15構(gòu)成了負(fù)反饋結(jié)構(gòu)，維持M15源級電壓的穩(wěn)定。當(dāng)環(huán)境因素使M15源級電壓變大時，導(dǎo)致M15管的漏極電壓升高，通過共源放大器M11使M15源級電壓變小，維持該點電位的穩(wěn)定。

圖3 新型帶隙基準(zhǔn)電路

2 仿真分析

采用CSMC 0.18μmCMOS工藝對電路進行仿真。電源電壓3V，圖4是TT標(biāo)準(zhǔn)工藝角條件下，基準(zhǔn)電壓隨溫度變化的特性曲線。掃描溫度范圍-55℃～145℃，基準(zhǔn)電壓從1.1960V變化到1.1997V，溫度系數(shù)Ic=15×10-6/℃。

圖4 溫度特性曲線

圖5為基準(zhǔn)源電路的電源抑制比特性曲線，圖中顯示了全工藝角下PSR特性。在低頻時，PSR在-71d B～-125 dB之間；高頻時，PSR最差為-21 dB。

圖5 電源抑制比特性曲線

3 結(jié)論

提出了一種不包含電阻元件的帶隙基準(zhǔn)電壓源結(jié)構(gòu)，有效解決了在低功耗應(yīng)用中基準(zhǔn)電路中的電阻占用芯片面積過大的問題，用0.18μmCMOS工藝模型對電路進行仿真，得到溫度系數(shù)為Tc=15×10-6/℃，低頻時，電源抑制比PSR最差為-71 dB。