李玉學(xué)

摘 要：本文論述了DSP芯片測(cè)試技術(shù)發(fā)展趨勢(shì)，介紹了一種適用于在自動(dòng)測(cè)試設(shè)備上開(kāi)發(fā)DSP芯片測(cè)試程序的方法，包括測(cè)試程序開(kāi)發(fā)流程、測(cè)試接口板卡設(shè)計(jì)及測(cè)試程序編寫(xiě)和調(diào)試，該方法適用于各種集成電路自動(dòng)測(cè)試系統(tǒng)，對(duì)各種功能復(fù)雜芯片的測(cè)試程序具有通用性。

關(guān)鍵詞：DSP;自動(dòng)測(cè)試設(shè)備;測(cè)試向量

中圖分類號(hào)：TN407 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671-2064（2019）19-0066-02

0 引言

DSP（Digital Signal Processing）芯片，也稱數(shù)字信號(hào)處理器，具有數(shù)據(jù)處理速度快、實(shí)時(shí)性高、精度高等優(yōu)點(diǎn)，是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，主要應(yīng)用是實(shí)時(shí)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。隨著集成度的提升，其性能也在不斷提高，功能越來(lái)越強(qiáng)大，應(yīng)用日益廣泛，已逐漸成為航空、航天各種電子設(shè)備的核心部件。因此，DSP芯片的可靠性對(duì)整機(jī)系統(tǒng)可靠性的影響是至關(guān)重要的，相應(yīng)的DSP芯片的質(zhì)量保證開(kāi)始備受關(guān)注，如何保證其質(zhì)量是迫在眉睫的問(wèn)題。

然而，眾所周知，電子元器件的可靠性是由兩部分組成：一是由生產(chǎn)廠商來(lái)保證，稱為固有可靠性，二是由使用者來(lái)保證，稱為使用可靠性。目前，國(guó)內(nèi)使用的大部分DSP芯片來(lái)自于國(guó)外，我們無(wú)法對(duì)其原材料和生產(chǎn)工藝過(guò)程進(jìn)行質(zhì)量控制，因此其固有可靠性我們無(wú)法保證，只有通過(guò)二次篩選來(lái)剔除早期失效的元件，保證裝機(jī)用元件的質(zhì)量可靠性。因此對(duì)芯片進(jìn)行參數(shù)測(cè)試是一個(gè)重要環(huán)節(jié)。隨著科學(xué)技術(shù)的飛速發(fā)展，需要測(cè)試的DSP芯片的復(fù)雜程度和技術(shù)含量越來(lái)越高，DSP芯片的測(cè)試技術(shù)逐漸成為備受業(yè)界關(guān)注并且尚待解決的課題。

1 DSP芯片測(cè)試技術(shù)發(fā)展趨勢(shì)

DSP芯片測(cè)試的理論與技術(shù)已經(jīng)成為現(xiàn)代集成電路領(lǐng)域中的一個(gè)重要研究方向。DSP芯片測(cè)試技術(shù)的發(fā)展主要延續(xù)兩條路徑，一是對(duì)完備性測(cè)試技術(shù)的研究開(kāi)發(fā)，主要包括DSP芯片的評(píng)測(cè)和芯片測(cè)試驗(yàn)證分析;另一條路徑則是對(duì)于產(chǎn)業(yè)化的生產(chǎn)測(cè)試，不斷研究開(kāi)發(fā)提高測(cè)試質(zhì)量、降低測(cè)試成本、提高測(cè)試效益的產(chǎn)品化測(cè)試技術(shù)。當(dāng)前影響測(cè)試成本的因素主要有昂貴的自動(dòng)測(cè)試設(shè)備（ATE）費(fèi)用和配套接口部件、ATE整體利用效能、測(cè)試程序開(kāi)發(fā)費(fèi)用、測(cè)試時(shí)間和故障覆蓋率;同時(shí)集成電路發(fā)展帶來(lái)的新缺陷和可靠性成本、新的封裝技術(shù)帶來(lái)的測(cè)試需求、高速高密度接口持續(xù)提高的成本、數(shù)據(jù)處理方面的成本。目前國(guó)內(nèi)使用的主流自動(dòng)測(cè)試設(shè)備有泰瑞達(dá)（TERADYNE）的J750（EX）、Ultra Flex和愛(ài)德萬(wàn)（ADVANTEST）的V93000等，國(guó)產(chǎn)自動(dòng)測(cè)試設(shè)備STS6100、BC3192V50、3162、CATT-400M等。

2 基于ATE的DSP測(cè)試程序開(kāi)發(fā)

2.1 測(cè)試程序開(kāi)發(fā)流程

對(duì)DSP芯片進(jìn)行測(cè)試程序開(kāi)發(fā)時(shí)，首先通過(guò)DSP芯片的相關(guān)資料了解芯片的基本結(jié)構(gòu)、電路功能、參數(shù)技術(shù)指標(biāo)等，確定測(cè)試的內(nèi)容，其中測(cè)試內(nèi)容一般包括連通性測(cè)試、功能測(cè)試和交直流參數(shù)測(cè)試;其次選擇滿足測(cè)試需求的自動(dòng)測(cè)試系統(tǒng)，并制定完整的測(cè)試方案，測(cè)試方案包括了具體的測(cè)試內(nèi)容、測(cè)試接口板卡設(shè)計(jì)方案、功能測(cè)試覆蓋率的評(píng)估、測(cè)試程序開(kāi)發(fā)周期等。測(cè)試程序開(kāi)發(fā)包括制定測(cè)試方案，制作測(cè)試接口板卡、編寫(xiě)及調(diào)試測(cè)試程序、測(cè)試結(jié)果分析等。DSP芯片測(cè)試程序開(kāi)發(fā)流程如圖1所示。

2.2 芯片測(cè)試接口板設(shè)計(jì)

測(cè)試接口板是被測(cè)芯片與ATE設(shè)備連接的板卡，其設(shè)計(jì)的關(guān)鍵是確保信號(hào)的完整性，需要針對(duì)被測(cè)芯片測(cè)試所需的測(cè)試系統(tǒng)資源進(jìn)行設(shè)計(jì)，根據(jù)芯片的封裝形式，選購(gòu)或定制測(cè)試夾具，并設(shè)計(jì)芯片到自動(dòng)測(cè)試設(shè)備的硬件接口，實(shí)現(xiàn)測(cè)試信號(hào)的連通。因此，完成測(cè)試接口板設(shè)計(jì)需要確定的內(nèi)容包括：被測(cè)芯片的封裝形式和管腳定義，測(cè)試夾具的尺寸，芯片測(cè)試指標(biāo)、測(cè)試要求和測(cè)試原理圖，ATE資源分布等。根據(jù)這些內(nèi)容進(jìn)行測(cè)試接口板設(shè)計(jì)，通過(guò)外協(xié)加工的方式進(jìn)行制作，主要包括印制電路板制作及測(cè)試夾具、接插件、外圍元器件焊接。

2.3 測(cè)試程序編寫(xiě)與調(diào)試

測(cè)試程序編寫(xiě)與調(diào)試一般需要經(jīng)歷三個(gè)階段：第一個(gè)階段是仿真階段，即測(cè)試向量生成階段;第二階段是測(cè)試程序開(kāi)發(fā)階段，主要進(jìn)行測(cè)試接口設(shè)計(jì)、測(cè)試向量轉(zhuǎn)換和測(cè)試程序調(diào)試工作;第三個(gè)階段是測(cè)試階段，完成測(cè)試工作，分析測(cè)試數(shù)據(jù)，保證測(cè)試結(jié)果的可靠性。芯片測(cè)試程序開(kāi)發(fā)流程如圖2所示。

2.3.1 測(cè)試向量生產(chǎn)方法

測(cè)試向量一般運(yùn)用EDA工具或ATPG工具仿真完成，根據(jù)芯片手冊(cè)，設(shè)計(jì)編寫(xiě)功能源程序，使用硬件編程語(yǔ)言來(lái)實(shí)現(xiàn)，并在相應(yīng)軟件開(kāi)發(fā)環(huán)境下編譯。根據(jù)設(shè)計(jì)編寫(xiě)的源程序，在軟件開(kāi)發(fā)環(huán)境下建立仿真文件，對(duì)測(cè)試工程進(jìn)行仿真，仿真頻率設(shè)為ATE測(cè)試頻率，復(fù)位信號(hào)有效，對(duì)所有可能輸入進(jìn)行遍歷，仿真生成仿真向量文件。由于不同的測(cè)試系統(tǒng)使用的測(cè)試軟件不同，測(cè)試向量有不同的文件格式，需要將仿真向量文件的格式轉(zhuǎn)化為測(cè)試系統(tǒng)可識(shí)別的測(cè)試向量文件格式。

2.3.2 編寫(xiě)測(cè)試程序

完成測(cè)試向量的加工轉(zhuǎn)換后，編寫(xiě)芯片的測(cè)試程序，包括芯片功能的測(cè)試，直流參數(shù)的測(cè)試，動(dòng)態(tài)功耗的測(cè)試等，從而完成最終的測(cè)試程序。其中功能測(cè)試過(guò)程中，驅(qū)動(dòng)管腳的時(shí)序關(guān)系，以及直流參數(shù)、動(dòng)態(tài)功耗參數(shù)等，根據(jù)芯片手冊(cè)的要求來(lái)制定，從而保證測(cè)試的可靠性。

3 結(jié)語(yǔ)

不斷增長(zhǎng)的DSP芯片規(guī)模使其測(cè)試愈加困難，而隨著其在國(guó)內(nèi)應(yīng)用的不斷擴(kuò)大，為保證在使用中的可靠性，解決DSP芯片測(cè)試的問(wèn)題已經(jīng)勢(shì)在必行。解決這一問(wèn)題需要從兩方面入手，一是符合DSP測(cè)試的高性能測(cè)試系統(tǒng)，二是獲得復(fù)雜的測(cè)試向量。本文提出基于自動(dòng)測(cè)試系統(tǒng)開(kāi)發(fā)DSP芯片測(cè)試程序的方法，適用于各種集成電路自動(dòng)測(cè)試系統(tǒng)，對(duì)各種功能復(fù)雜芯片的測(cè)試程序具有通用性。

參考文獻(xiàn)

[1] 軒濤.基于ATE的DSP測(cè)試方法[J].電子測(cè)試，2010（2）：63-68.

[2] 高劍，馮建科，郭士瑞.DSP功能測(cè)試方法研究[J].計(jì)算機(jī)與數(shù)字工程，2010（9）：28-38.

[3] 武乾文，馮研.DSP結(jié)構(gòu)和測(cè)試方法研究[J].計(jì)算機(jī)與數(shù)字工程，2010（9）：84-87.

[4] 章慧彬，朱江.大規(guī)模集成電路測(cè)試程序開(kāi)發(fā)技術(shù)及流程應(yīng)用[J].電子與封裝，2017（6）：10-15.