吉茂林 王瑋

摘要：本文主要介紹了航空電子產(chǎn)品的信號完整性設(shè)計中信號傳輸損耗控制、信號反射處理、信號串?dāng)_控制、差分互聯(lián)設(shè)計，依據(jù)理論進行設(shè)計分析。

關(guān)鍵詞：信號完整性;信號串?dāng)_控制

一、引言

航空電子產(chǎn)品設(shè)計過程中時常會遇到一個問題：在設(shè)計高頻高速信號電路時，未考慮信號完整性問題帶來的影響，導(dǎo)致信號質(zhì)量差，裝機后在復(fù)雜工作環(huán)境中不滿足產(chǎn)品性能要求。

為了解決上述電子產(chǎn)品設(shè)計過程中存在的可靠性問題，開展信號完整性設(shè)計分析。目的是在PCB設(shè)計中就考慮影響信號完整性的因素，設(shè)計過程中或設(shè)計完成后利用仿真進行定性或定量分析，進而排查并優(yōu)化可能存在的風(fēng)險問題，以提高電路健壯性。

二、信號完整性概述

信號完整性是指信號傳輸過程中能夠保持信號時域和頻域特性的能力，即信號在電路中能以正確的時序、幅值以及相位等做出響應(yīng)。信號完整性主要包括以下幾個方面內(nèi)容：

（1）信號沿印制板傳輸線傳遞時，由于輻射損耗、導(dǎo)線損耗和介質(zhì)損耗，會使信號強度衰減。必要時，需對印制板傳輸線的衰減常數(shù)進行測定或計算。

（2）信號傳輸過程中，只要遇到瞬時阻抗突變，就會存在反射和失真，現(xiàn)象包括：振鈴、邊沿是否單調(diào)、過沖/下沖、邊沿臺階等。

（3）串?dāng)_是兩條信號線之間距離相近產(chǎn)生耦合，在信號線之間的互感和互容而引起的噪聲，在高頻、高速電路設(shè)計時，應(yīng)重視信號串?dāng)_。

（4）差分互連是利用存在耦合的傳輸線進行信號輸入輸出，抵御差分串?dāng)_的魯棒性高，且具有對抗返回路徑間隙阻抗突變的能力。

三、信號串?dāng)_控制設(shè)計分析

（一）信號串?dāng)_控制注意事項

控制信號串?dāng)_應(yīng)注意：

（1）如果布線空間允許，線間距宜盡量大。

（2）同層和相鄰層走線不宜長距離平行。

（3）信號線間應(yīng)隔離地線。

（4）信號線過孔周圍應(yīng)接地過孔。

（二）設(shè)計應(yīng)用

DDR3數(shù)據(jù)信號線屬于高速信號線，信號線間容易發(fā)生串?dāng)_，設(shè)計要求滿足3W原則，當(dāng)前信號線寬4.0mil，信號間距為8.0mil，如圖1和圖2所示。

四、結(jié)束語

傳統(tǒng)的電路設(shè)計方法是根據(jù)要求研制產(chǎn)品樣機，然后進行電路調(diào)試，調(diào)試過程中通過測試發(fā)現(xiàn)問題，然后重新設(shè)計再次加工調(diào)試，即所謂“試錯”方式。這種方法開發(fā)周期長，成本很高，有時出現(xiàn)的問題可能需要多次改版才能解決。如今產(chǎn)品的研制時間和產(chǎn)品的成本、性能同等重要，采用傳統(tǒng)做法效率會很低。如果在設(shè)計初期不考慮信號完整性，就很難做到一次成功。

參考文獻：

[1] 《信號完整性分析 Signal Integrity：Simplified》 [美] Eric Bogatin 著，李玉山、李麗平 等譯，電子工業(yè)出版社