摘要：在現(xiàn)代無線通信系統(tǒng)中，對數(shù)據(jù)的高速無線傳輸需求日益增加，而且無線路由器、藍(lán)牙等技術(shù)也在生活中有著廣泛的應(yīng)用，故而對于2.4 GHz頻段的信號源的需求越來越多。但是，除了一些在2.4 GHz頻帶產(chǎn)生信號的高端信號發(fā)生器外，平常使用的信號源很少會涉及2.4 GHz這一頻段，因此，為滿足科學(xué)和教育的需要，設(shè)計(jì)和研發(fā)了一款便宜可靠的2.4 GHz射頻信號發(fā)生器，并對其實(shí)現(xiàn)與仿真進(jìn)行了介紹。

關(guān)鍵詞：2.4 GHz;射頻信號源;壓控振蕩器

0? ? 引言

在電子通信系統(tǒng)中，如果想實(shí)現(xiàn)更大的帶寬，我們只能通過使用更高的載波頻率來滿足要求。在無線通信中，需要使用天線來發(fā)送和接收信號，工作頻率越高，天線的尺寸就越小，滿足了小型化的通信要求。由于整體趨勢是朝著寬頻率覆蓋、高精度、多功能以及自動(dòng)化和智能化的方向發(fā)展，當(dāng)今電子領(lǐng)域更多的電子通信系統(tǒng)使用更高頻率的射頻，這促進(jìn)了豐富的射頻應(yīng)用，并帶動(dòng)了射頻技術(shù)的進(jìn)一步發(fā)展[1]。

1? ? 相關(guān)原理概述

壓控振蕩器（VCO）的定義為輸出頻率對應(yīng)于輸入控制電壓的振蕩電路，其在無線測量儀器和通信系統(tǒng)電路中使用廣泛。VCO作為鎖相環(huán)電路和時(shí)鐘恢復(fù)電路的主要組成部分，其性能可以直接影響到頻率源的性能，這又決定了整個(gè)系統(tǒng)輸出信號的穩(wěn)定性、噪聲特性和諧波抑制特性。正是由于這些因素，VCO在電子通信技術(shù)領(lǐng)域發(fā)揮著重要作用。因其具有電子調(diào)諧、緊湊、低功耗和高可靠性等優(yōu)點(diǎn)，關(guān)于VCO的研究很多。近年來，隨著集成電路的快速發(fā)展，VCO的設(shè)計(jì)和實(shí)現(xiàn)逐漸融入其中，集成式VCO使用方便、性能穩(wěn)定[2]。

2? ? 關(guān)于ADF4360-0的介紹

在ADF4360系列鎖相環(huán)中，我們需要在芯片ADF4360-7和ADF4360-8的外部去設(shè)置兩個(gè)電感，作用是方便確定VCO所處頻段，這個(gè)操作步驟就相當(dāng)于從芯片中將VCO的電感移除。兩個(gè)0603電感不占用太多的體積，但有兩點(diǎn)需要注意：一是電感和ADF4360芯片之間以及接地層之間的連接必須盡可能短，并且電感必須使用線繞測試（例如使用Coilcraft 0603CS系列的射頻電感，如果使用普通的堆疊電感，則VCO不會振動(dòng)）;那么，ADF4360的每個(gè)電源引腳必須分別用102和104的陶瓷電容去耦，這就成為了另一個(gè)問題。

在硬件電路設(shè)計(jì)之前，需要仔細(xì)確定原理圖參數(shù)和各個(gè)元件，原理圖可以直接復(fù)制ADF4360應(yīng)用筆記，當(dāng)然在引腳附近還應(yīng)該加上相應(yīng)的去耦電容，為保證電源的穩(wěn)定性，MIC5527和MIC5565LDO低噪聲控制可用于提供電源。需要注意的是，電源紋波過大且功率集中在特定頻率點(diǎn)上會使AM寄生分量達(dá)到ADF4360的輸出，對于這樣的情況，我們必須采取方法做到完全消除。此外，需要根據(jù)元件參數(shù)確定ADF4360的參數(shù)，包括VCO電感（僅限ADF4360-7、ADF4360-8）和環(huán)路濾波器，這兩個(gè)參數(shù)可以使用Applied Radio Labs提供的ADISimPLL仿真軟件來確定。相位噪聲是我們在使用仿真軟件的時(shí)候，需要關(guān)注的一點(diǎn)。

3? ? 電路設(shè)計(jì)

3.1? ? 設(shè)計(jì)要求

本文中，我們所要設(shè)計(jì)的信號發(fā)生器，其頻率的工作范圍需要控制在2.3～2.6 GHz范圍內(nèi)[3]。因?yàn)橹挥袑⒐ぷ鞣秶刂圃诖祟l率范圍內(nèi)，我們最終得到的電路，其輸出才會是中心頻率為2.4 GHz的等幅信號。因此，我們可以得到以下參數(shù)：電路的總輸出相位噪聲應(yīng)當(dāng)小于-100 dBc/Hz，并且電路相位輸出誤差應(yīng)當(dāng)小于15°[4]。

3.2? ? 電路的PCB設(shè)計(jì)

首先，為了便于焊接，在控制芯片封裝時(shí)，芯片引腳的焊盤應(yīng)比實(shí)際尺寸長0.5 mm和寬0.05 mm;其次，應(yīng)盡可能在RF信號線、焊盤和芯片周圍增加接地銅皮，并連接到主接地端。此外，為了減少時(shí)鐘信號的干擾，可以對時(shí)鐘線進(jìn)行封裝和處理;最后，在設(shè)計(jì)的過程中，為了減少信號反射，可以將ADF4360-0 RF的輸出線阻抗設(shè)置為50 Ω[5]。

3.3? ? 仿真結(jié)果

使用ADISimPLL對該電路進(jìn)行仿真。

在計(jì)算環(huán)路濾波器的電阻和電容參數(shù)時(shí)，系統(tǒng)自動(dòng)生成環(huán)路濾波器參數(shù)仿真原理圖。通過對圖中設(shè)備參數(shù)的分析可知，仿真結(jié)果滿足我們設(shè)計(jì)的頻率要求。通過時(shí)域環(huán)路濾波器的輸出相位誤差圖可知，大約在1.75 ms后，可以滿足設(shè)計(jì)要求，環(huán)路濾波器的輸出相位誤差為0。

圖1中包括環(huán)路濾波器、芯片本身、內(nèi)部VCO以及2.37 GHz處的總相位噪聲與頻率之間的關(guān)系。我們可以從圖中清楚地看到，當(dāng)頻率大于1 MHz時(shí)，所有的相位噪聲都處于-160 dBc/Hz附近，這就表明該設(shè)計(jì)符合我們之前的設(shè)計(jì)要求。

如圖2所示，從圖中我們可以明顯看出，當(dāng)頻率超過10 kHz的時(shí)候，掃描信號發(fā)生器的輸出保持恒幅信號不變，此時(shí)相位也保持不變，因?yàn)楣ぷ黝l率要求為2.4 GHz，這就表明該設(shè)計(jì)可以滿足我們的設(shè)計(jì)要求[6]。

4? ? 結(jié)語

在此設(shè)計(jì)中，ADF4360-0輸出掃描信號的中心頻率設(shè)置為2.4 GHz，由于通過常規(guī)方法生成RF信號源非常困難，因此設(shè)計(jì)掃頻發(fā)生器與頻率合成器ADF4360-0。通過仿真分析，我們可以得出結(jié)論：該設(shè)計(jì)可以滿足我們的設(shè)計(jì)要求。

[參考文獻(xiàn)]

[1] 樊秀云，張合敏.基于DDS的掃頻信號發(fā)生器[J].山西電子技術(shù)，2002（5）：33-35.

[2] 沈偉，文必洋，馬志剛，等.基于ADF4360-7的寬帶雷達(dá)信號源設(shè)計(jì)[J].現(xiàn)代雷達(dá)，2006，28（8）：39-42.

[3] Integarted Synthesizer and VCO ADF4360-0.Pdf ANALOG DEVICES[Z].

[4] 陳景文.基于ADF4360_4鎖相頻率合成器的混頻器本振源電路設(shè)計(jì)[J].電子元器件應(yīng)用，2007，9（10）：27-29.

[5] 魏洪興.嵌入式系統(tǒng)設(shè)計(jì)師教程[M].北京：清華大學(xué)出版社，2006.

[6] ADSP-BF533 EZ-KIT LiteTM Evaluation System Manual， ANALOG DEVICES[Z].

收稿日期：2019-12-12

作者簡介：陳肇南（1995—），男，安徽淮南人，安徽理工大學(xué)在讀碩士，研究方向：電氣工程。