摘 ?要：基于90 nm GaAs PHEMT工藝設(shè)計了一款二次倍頻器芯片，通過探針臺對芯片性能進行了評估。倍頻器芯片輸入頻率為9～15 GHz，輸出頻率為18～30 GHz。芯片電路中包含了輸入、輸出兩級驅(qū)動放大器、一個二次倍頻器和一個帶通濾波器，可以實現(xiàn)將典型輸入功率為3 dBm的9～15 GHz的輸入信號倍頻輸出為功率大于15 dBm的18～30 GHz的二倍頻輸出信號，并且輸出的二倍頻信號對基波信號的抑制度可以達到30 dBc以上。倍頻器芯片的尺寸為1.9 mm×1.2 mm。

關(guān)鍵詞：GaAs;PHEMT;倍頻器;芯片;諧波抑制

中圖分類號：TN771 ? ? 文獻標識碼：A 文章編號：2096-4706（2020）23-0025-04

Design of Second Frequency Multiplier Chip Based on 90 nm GaAs PHEMT Process

REN Xuan

（The 14th Research Institute of China Electronics Technology Group Corporation，Nanjing ?210013，China）

Abstract：Based on 90 nm GaAs PHEMT process，a second frequency multiplier chip is designed，and the performance of the chip is evaluated by the probe station. The input frequency of the frequency multiplier chip is 9～15 GHz and the output frequency is 18～30 GHz. The chip circuit contains of an input and output two-stage driver amplifier，a second frequency multiplier and a band-pass filter，which can double the input signal of 9～15 GHz with a typical input power of 3 dBm to the output signal of 18～30 GHz with a power greater than 15 dBm，and the suppression of the output second frequency multiplier signal to the fundamental signal can reach more than 30 dBc. The size of the frequency multiplier chip is 1.9 mm×1.2 mm.

Keywords：GaAs;PHEMT;frequency multiplier;chip;harmonic suppression

0 ?引 ?言

經(jīng)過了多年的發(fā)展和完善，目前無線通信技術(shù)已經(jīng)成為人們生產(chǎn)生活中不可或缺的關(guān)鍵技術(shù)之一，對促進經(jīng)濟社會發(fā)展具有無可替代的重要作用。隨著信息容量的不斷擴大，傳統(tǒng)的頻段范圍越來越難以滿足日益增長的通信要求，而毫米波頻段具有更寬的頻譜范圍和更大的信息容量，可以很好地解決目前存在的諸多難題。毫米波領(lǐng)域現(xiàn)在已經(jīng)成為研究的熱點領(lǐng)域，受到各國科研單位的重視。伴隨著微波頻段的不斷提高，通信系統(tǒng)對振蕩器的要求也隨之提高。倍頻器可以將頻率較低的本振信號進行倍頻處理從而得到高頻的信號，這就大大降低了對振蕩器的設(shè)計要求，研究倍頻器對于提升通信系統(tǒng)的整體性能具有重要意義。倍頻器在雷達系統(tǒng)、電子戰(zhàn)以及其他通信系統(tǒng)中都有著大規(guī)模的應(yīng)用，基于此筆者設(shè)計了一款高性能倍頻器。一般而言，在電路中利用半導(dǎo)體器件的非線性特性就可以實現(xiàn)倍頻效果[1，2]，本文中使用的二極管倍頻器就是基于這個原理工作的。

1 ?倍頻原理

一般的，只要是具有非線性特性的半導(dǎo)體器件都可以實現(xiàn)頻率變化的功能從而出現(xiàn)倍頻效果。在實際工程應(yīng)用中一般都要求倍頻電路有一個較寬的頻帶和相對較高的效率，因此為了保證倍頻電路的性能，經(jīng)常將非線性電導(dǎo)器件作為實現(xiàn)倍頻功能[3]的主要元器件。二極管結(jié)構(gòu)簡單，價格也相對較低，是一種使用范圍非常廣泛的半導(dǎo)體器件，二極管也經(jīng)常被用于倍頻電路之中。理論上講只要將二極管接入電路中便可以通過它的非線性特性產(chǎn)生倍頻效果，在實際工程應(yīng)用中出于倍頻效率的考慮，二極管倍頻電路經(jīng)常采用二極管對的布局形式。如圖1所示，這種由二極管對構(gòu)成的倍頻電路在提高了倍頻效率的同時也加強了對基波以及其他奇次諧波部分的抑制[4，5]。

圖1中的倍頻電路由一個反向的二極管對和巴倫結(jié)構(gòu)構(gòu)成。如圖1所示，輸入信號首先通過一對極性方向相反的二極管對，隨后通過一個巴倫結(jié)構(gòu)，最后在輸出端就可以得到一個倍頻信號。由于二極管對中的二極管極性相反，所以這兩個二極管并不是同時導(dǎo)通的，它們是在信號的正負兩個周期時分別處于導(dǎo)通狀態(tài)。在此將通過兩個二極管的電流分別設(shè)為i1和i2，二極管的反向飽和電流設(shè)為Is，根據(jù)二極管的特性i1和i2用公式可以分別表示為：

i1=Is[e-αν-1] ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? （1）

i2=Is[eαν-1] ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?（2）

式中ν=Vcos（ωt），α= 。

其中，V為電壓，ω為角頻率，t為時間，n為理想因子，K為玻爾茲曼常數(shù)，T為絕對溫度。

根據(jù)i1和i2，輸出的電流iL可以表示為：

iL==is[cos（αV）-1] ? ? ? ? ? ? ? ? ? （3）

可以將cos（αV）進行級數(shù)展開，可以得到：

iL=i0-Is+2[incos（nωt）] ? ? ? ? ? ? ? ? ?（4）

根據(jù)式（4）可以看出輸出的電流中只有偶次分量，而不存在奇次分量。這種結(jié)構(gòu)是實現(xiàn)偶次倍頻的一種理想結(jié)構(gòu)，本文中的二倍頻器就是基于這種結(jié)構(gòu)設(shè)計的。

2 ?芯片結(jié)構(gòu)及設(shè)計

2.1 ?芯片結(jié)構(gòu)

本文基于90 nm GaAs PHEMT工藝制作了一個二次倍頻器芯片，它可以處理9～15 GHz范圍內(nèi)的輸入信號，使其頻段倍頻至二倍，并且輸出信號對基波有著較高的抑制度。

一般的，只有信號達到一定的功率才可以推動倍頻器正常工作，在輸入信號的功率較小時就需要通過放大器對其進行放大，而后推動倍頻器工作，從而得到所需的倍頻信號，最后倍頻信號經(jīng)過濾波器濾波就得到了對諧波抑制較高的倍頻信號。如果需要得到一個功率較高的信號，可以在輸出端加一個放大器對輸出的二次倍頻信號進行放大。本文中設(shè)計的二次倍頻器由于其輸入信號較小，所以需要首先將信號通過放大器進行放大，而后通過倍頻器、濾波器和輸出級放大器之后就可以得到一個對其他次諧波抑制度較高的并且具有較高功率的二次倍頻信號。本文中二次倍頻器芯片的原理框圖如圖2所示。

2.2 ?芯片設(shè)計

在本文一共涉及兩個放大器、一個倍頻器以及一個濾波器。兩個放大器是分別位于芯片輸入端的輸入級放大器，它對基波信號進行放大，使基波信號達到足夠推動倍頻電路工作的程度，其工作頻段為9～15 GHz;另外一個是位于芯片輸出端的輸出級放大器，它對通過濾波器之后的二次諧波信號進行放大，使輸出信號滿足輸出功率要求，其工作頻段為18～30 GHz。本文中設(shè)計的兩個放大器采用的均為自偏形式的驅(qū)動放大器，它們均采用5 V電壓供電。為了保證倍頻器可以正常工作并使芯片具有較高的輸出功率，輸入和輸出放大器都具有較高的增益和輸出P-1。輸入級放大器增益和P-1以及輸出級放大器的增益和P-1的ADS仿真[6]結(jié)果分別如圖3、圖4、圖5、圖6所示。

從圖3和圖4可以看出，當3 dBm的輸入信號通過輸入級放大器以后可以將其功率提升至15 dBm以上，這足以保證其可以推動倍頻電路部分正常工作。從圖5和圖6可以看出，當通過倍頻器和濾波器之后的信號通過此放大器以后可以保證輸出的二倍頻信號有較高的輸出功率。

本文中設(shè)計的倍頻芯片電路采用的是無源巴倫和二極管對的形式，該形式可以將輸入的基波信號進行倍頻處理，倍頻至所需的二次倍頻信號。根據(jù)倍頻原理部分對倍頻電路的分析和相關(guān)的公式推導(dǎo)可知輸入信號經(jīng)過倍頻器以后在輸出信號中將只存在信號的偶次諧波分量，這是在理想的情況才可以下成立的。由于在實際工程中電路并不能達到完全的理想平衡狀態(tài)，輸出信號中依然會存在奇次諧波分量，在實際工程操作中可以通過加入一個帶通濾波器進行濾波，從而得到一個對其他次諧波抑制度都較高的二次倍頻信號。

3 ?測試結(jié)果

本文中設(shè)計的芯片可以使用探針對裸芯片按照設(shè)計要求進行整體評估測試，根據(jù)指標要求在此給出不同輸入功率下的輸出功率曲線、輸入功率為3 dBm時的基波和二次諧波功率、輸入功率為3 dBm時不同溫度下的二次倍頻輸出功率、輸入回波損耗和輸出回波損耗的實際測試結(jié)果。

從圖7中可以看出，當輸入信號的功率在1～10 dBm的范圍內(nèi)變化時輸出的二倍頻信號的值均保持在14.5 dBm以上，并且當輸入信號的功率達到5 dBm以上時輸出的二倍頻信號功率可以保持在一個較為穩(wěn)定的范圍內(nèi)。通過上述分析，該倍頻器芯片具有一個比較寬的輸入功率范圍和相對較高的輸出功率值。

從圖8可以看出當輸入功率為3 dBm輸入時輸出的基波功率和二次諧波功率相差很大，輸出的二次諧波的功率可以到達15 dBm以上，而基波的功率基本上都在-15 dBm以下，二次諧波對基波的抑制度在9～15 GHz整個頻段內(nèi)都可以到30 dBc以上，表明該芯片具有較高的諧波抑制度。

從圖9可以看出當輸入功率為3 dBm時輸出的二次諧波功率在高溫125 ℃時會有一些下降，不過在整個頻段范圍內(nèi)還可以保持14 dBm以上的較高輸出功率值，在常溫25 ℃和低溫-55 ℃時輸出的二次倍頻功率值均在15 dBm以上。該倍頻器在高溫125 ℃、常溫25 ℃和低溫-55 ℃狀態(tài)下均可以保持較高的二次倍頻輸出功率。

圖10和圖11給出了不同溫度下（高溫125 ℃、常溫25 ℃和低溫-55 ℃）該芯片的輸入回波損耗和輸出回波損耗。從圖10可以看出對輸入信號而言，在常溫25 ℃下該芯片的輸入回波損耗在大部分頻帶內(nèi)保持在-20.0 dB以下，最差的也在-17.5 dB左右;在高溫125 ℃和低溫-55 ℃的情況下回波也均保持在-15.0 dB以下;從圖11可以看出對于輸出信號而言，不管在高溫125 ℃、常溫25 ℃還是低溫-55 ℃下該芯片的輸出回波損耗在大部分帶寬內(nèi)都保持在-20.0 dB以下，在頻帶高端處回波損耗的指標略差，但是也基本上可以保持在-10 dB以下的水平。

4 ?結(jié) ?論

本文中基于90 nm GaAs PHEMT工藝中研制了一款二次倍頻器芯片，該芯片布局結(jié)構(gòu)緊湊，尺寸為1.9 mm×1.2 mm。該倍頻器芯片內(nèi)包含了輸入級放大器電路、倍頻器電路、濾波器電路和輸出級放大器電路，它可以將輸入的9～15 GHz的基波信號倍頻至18～30 GHz的二次倍頻信號，并且當輸入信號的功率值為典型輸入功率3 dBm時，該倍頻器芯片可以將輸入信號的功率從3 dBm提升至15 dBm以上。該倍頻器芯片在保證可以得到一個較大的二次倍頻信號的同時其基波抑制度也同時達到了30 dBc以上，并且在高溫、常溫和低溫狀態(tài)下均有良好的輸入和輸出回波損耗。

參考文獻：

[1] YU L T，CHEN P Y，WANG H. A broadband PHEMT MMIC distributed doubler using high-pass drain line topology [J].IEEE Microwave Wireless Components Letter，2004，14（5）：201-203.

[2] JUNG D Y，PARK C S. A Low-Power，High-suppression V-band Frequency Doubler in 0.13um CMOS [J].IEEE Microwave and Wireless Components Letters，2008，18（8）：551-553.

[3] KALLFASS I，TESSMANN A，MASSLER H，et al. Balanced active frequency multipliers for W-band signal sources [C].IEEE European Microwave Integrated Circuits Conference Symp，2011：101-104.

[4] 王凱.X波段倍頻器研究與設(shè)計 [D].成都：電子科技大學(xué)，2010.

[5] 陳茄.超寬帶有源倍頻器MMIC的設(shè)計 [D].成都：電子科技大學(xué)，2009.

[6] 徐興福.ADS2008射頻電路設(shè)計與仿真實例 [M].北京：電子工業(yè)出版社，2009.

作者簡介：任璇（1980—），女，漢族，安徽巢湖人，工程師，本科，畢業(yè)于武漢理工大學(xué)，研究方向：微波芯片發(fā)展。