曾 君 ，岑德海 ，陳 潤 ，劉俊峰

（1.華南理工大學電力學院，廣州 510640；2.華南理工大學自動化科學與工程學院，廣州 510640）

近年來，日益嚴峻的能源危機以及環(huán)境污染問題，極大地推動了世界新能源發(fā)電技術(shù)的發(fā)展。伴隨著越來越多以光伏發(fā)電和風力發(fā)電為主的分布式電源 DG（distributed generation）并網(wǎng)，為了實現(xiàn)傳統(tǒng)電網(wǎng)對分布式發(fā)電系統(tǒng)的消納和提高供電的可靠性、安全性，微網(wǎng)MG（microgrid）的新型供電方式由此誕生，并成為當今學術(shù)界的研究熱點[1-5]。微網(wǎng)并網(wǎng)之后，當滲透率太高而電網(wǎng)備用容量和調(diào)節(jié)能力不足時，會造成電網(wǎng)頻率波動；此外，由于微網(wǎng)接入了電力電子變換器等非線性負載，這會導致電網(wǎng)電壓嚴重的諧波畸變。因此，以分布式電源為主的微網(wǎng)供電方式，對電力系統(tǒng)的并網(wǎng)控制技術(shù)以及策略提出了更高的要求[6-7]。其中，鎖相環(huán)PLL（phase-locked loop）技術(shù)能夠快速準確地獲取電網(wǎng)電壓的實時相位和頻率信息，是保證微網(wǎng)系統(tǒng)安全、可靠并網(wǎng)的關(guān)鍵[8-9]。

在實際的電力系統(tǒng)中，存在各種類型的電能質(zhì)量問題，比如：電壓暫降、諧波干擾、相位跳變、頻率偏移等。因此，衍生出了適用于不同應(yīng)用場合的鎖相環(huán)技術(shù)。在三相并網(wǎng)系統(tǒng)中，被廣泛使用的鎖相技術(shù)包括基于同步旋轉(zhuǎn)坐標系的鎖相環(huán)SRF-PLL（synchronous rotating frame phase-locked loop）[10]、基于解耦雙同步坐標系的鎖相環(huán)DDSRF-PLL（decoupled double synchronous reference frame phase-locked loop）[11]、基于復(fù)系數(shù)濾波器（complex coefficient filter）的鎖相環(huán)[12-13]、基于自適應(yīng)陷波濾波器ANF（adaptive notch filter）的鎖相環(huán)[14]等。

對三相并網(wǎng)系統(tǒng)而言，單相并網(wǎng)系統(tǒng)中電網(wǎng)電壓所包含的信息量更少，鎖相環(huán)技術(shù)實現(xiàn)起來更加困難。近年來，為了解決上述問題，基于正交信號發(fā)生器 QSG（quadrature signal generator）的單相鎖相技術(shù)被相繼提出。其中，最具有代表性的是基于二階廣義積分器的鎖相環(huán)SOGI-PLL（second-order generalized integrator phased-locked loop）[15]， 其擁有結(jié)構(gòu)簡單、計算量小以及良好濾波性能的優(yōu)點，在單相系統(tǒng)中最受歡迎。然而，當電網(wǎng)頻率發(fā)生偏移時，SOGIPLL的正交信號無法保證幅值相等，這會導致估算頻率存在倍頻諧波干擾。相較于SOGI-PLL，增強型鎖相環(huán) EPLL（enhanced phase-locked loop）無須額外增加QSG，并且結(jié)構(gòu)簡單、魯棒性強、能直接估計信號參數(shù)，解決了傳統(tǒng)鎖相環(huán)的雙頻振蕩問題，在非QSG型單相鎖相技術(shù)中已被廣泛接受[16]。然而，當輸入信號中含有直流偏置時，會造成EPLL鎖相環(huán)路的基頻處含有難以濾波的誤差。此外，EPLL還存在估算頻率受電網(wǎng)電壓幅值影響大、線性化分析難的問題。

針對EPLL本身固有的缺陷，本文提出一種改進型的EPLL。首先，分析估算頻率和電壓幅值之間的耦合關(guān)系，利用簡單的數(shù)學方法進行解耦。然后，通過梯度下降法設(shè)計直流偏置的估算支路，與輸入電壓構(gòu)成閉環(huán)負反饋，從而消去直流偏置。最后，分別在估算幅值環(huán)路以及估算頻率環(huán)路中引入滑動平均值濾波器 MAF（moving average filter），以增強EPLL的高頻諧波抗干擾能力。

1 傳統(tǒng)EPLL

傳統(tǒng)EPLL的結(jié)構(gòu)如圖1所示。圖1中：v=Vsin θ為輸入電壓信號；vo=Vosin θo為估算電壓信號；Vo、ωo、θo分別表示估算電壓幅值、 估算角頻率、估算相位；常數(shù)ωn=2π·50 rad/s為標稱角頻率值。

在數(shù)學表達上，EPLL由3個微分方程表示為

式中：e為誤差信號；Δ表示小擾動量；下標n表示標稱值；正數(shù)ki（i=1,2,3）代表EPLL的增益系數(shù)。

觀察圖1可知，EPLL在傳統(tǒng)鎖相環(huán)結(jié)構(gòu)的基礎(chǔ)上，獨立添加一個估計電壓幅值的新支路并增加了一個外環(huán)來消除系統(tǒng)雙頻紋波的影響。

系統(tǒng)處于準鎖定狀態(tài)時， 即：Vo≈V，ωo≈ω，θo≈θ，假設(shè) Vo=Vn+ΔVo，V=Vn+ΔV，ωo=ωn+Δωo，ω=ωn+Δω，θo=θn+Δθo，θ=θn+Δθ， 則 EPLL 的近似線性模型可推導如下

由式（2）可知，對估算電壓幅值的線性化過程采用消去二倍頻三角函數(shù)項的方法。同理，可分別得到估算角頻率以及估算相位的線性化公式，即

根據(jù)式（2）、式（3）、式（4），畫出 EPLL 的線性模型，如圖2所示。

觀察圖2，可以推導得到EPLL的主要傳遞函數(shù)分別為

顯然，估算幅值和估算角頻率的傳遞函數(shù)分別對應(yīng)標準的一階低通濾波器、二階低通濾波器。因此，EPLL不僅可以實現(xiàn)鎖相功能，也能夠作為濾波器以及控制器工作。然而，相位/頻率回路的動態(tài)響應(yīng)對輸入電壓信號振幅存在依賴性，當輸入信號幅值變得過小或過大時，它可能會導致遲滯或振蕩現(xiàn)象。

2 改進型EPLL

2.1 估算角頻率/相位與輸入信號振幅解耦

觀察式（3）、式（4）可知，d（Δωo）/dt≈k2V（Δθ-Δθo）/2，d（Δθo）/dt≈Δωo+k3V（Δθ-Δθo）/2，即 Δωo和Δθo的時間導數(shù)與輸入信號幅值V成線性關(guān)系。因此估算角頻率ωo和估算相位θo受制于輸入信號幅值V，一旦發(fā)生電壓暫降，估算角頻率會嚴重衰減，不能穩(wěn)定鎖相。觀察圖1可知，由于輸入和輸出的信號沒有進行幅值歸一化，因此誤差信號e中包含電壓幅值系數(shù)，導致角頻率/相位在電壓暫降等過程中容易受到輸入電壓振幅的影響。為了消解這種耦合關(guān)系，本文利用EPLL的估算電壓幅值環(huán)路可以準確追蹤輸入信號幅值的特點（Vo≈V），在誤差信號e傳入鎖相環(huán)路前，除以Vo使之變成e/Vo，從而完成誤差信號的幅值歸一化，其結(jié)構(gòu)如圖3所示。

頻率/相位環(huán)路的微分方程修改為

式（6）、式（7）的傳遞函數(shù)可近似簡化為

2.2 消除輸入信號直流偏置

假設(shè)輸入電壓存在直流偏置，即：v=Vsin θ+d，其中 d 是直流電壓量。 此時，esin θo=[Vcos（θ-θo）-Vcos（θ+ θo）+Vocos（2θo）-Vo]/2+dsin θo；ecos θo=[V·sin（θ-θo）+Vcos（θ+θo）-Vosin（2θo）]/2+dcosθo。因此，幅值估算環(huán)路和頻率估算環(huán)路分別受到低頻紋波dsinθo和dcosθo的干擾。為了消除直流偏置對EPLL性能的影響，本文利用梯度下降法原理來設(shè)計直流偏置的估算器。假設(shè)do為估算的直流電壓量，建立基于誤差信號的成本函數(shù)為

將梯度下降法[17]應(yīng)用于式（11），求得關(guān)于do的微分方程，即

式中，ko為比例常數(shù)，用于調(diào)整do的估算速度。根據(jù)式（12），將估算直流偏置的環(huán)路添加到改進Ⅰ型的EPLL結(jié)構(gòu)里，獲得改進Ⅱ型的EPLL結(jié)構(gòu)，如圖4所示。

因為估算直流偏置的環(huán)路引入了一個新的參數(shù)ko，使得控制系統(tǒng)的參數(shù)設(shè)計更加復(fù)雜。為了便于參數(shù)分析和計算，本文對圖4所示的控制系統(tǒng)做一個簡化處理。首先不考慮do的影響（即ko=0），觀察可知，當斷開估算頻率環(huán)路（即k2=0），并且k1=k3=k（k為常數(shù)）時，EPLL簡化為二階帶通濾波器，證明過程如下。

令 x=Vocosθo，對 vo和 x分別進行微分，得

根據(jù)式（13），可以推導得到該簡化系統(tǒng)的傳遞函數(shù)為

顯然，此時EPLL相當于一個以ωn為中心頻率、以k為帶寬的二階帶通濾波器，其特征方程為?？紤]do的影響之后，特征方程變成s3+。假設(shè)該方程有3個相等的實部，即滿足

由式（15）推導得到k與ko之間的函數(shù)關(guān)系式，表示為

圖5為式（16）表示的函數(shù)圖像，曲線上的每一點（k，ko）都代表一種參數(shù)組合。 本文采用（k，ko）=（314.16，85.29）作為仿真實驗的參數(shù)值，即k1=k3=k=314.16、ko=85.29。

為了進一步驗證該參數(shù)設(shè)計方法的合理性，需要研究改進Ⅱ型EPLL的傳遞函數(shù)階躍響應(yīng)曲線?？紤] do的影響，根據(jù)式（13）和式（14），易推導求得改進Ⅱ型EPLL的傳遞函數(shù)及其階躍響應(yīng)分別為

對于定值k=314.16，選取不同的ko值，根據(jù)式（18），繪制出D（s）的階躍響應(yīng)曲線如圖6所示。觀察圖6可知，ko的數(shù)值改變會影響改進Ⅱ型EPLL的動態(tài)性能。當ko＜85.29時，隨著ko增大，響應(yīng)曲線的調(diào)節(jié)時間縮短，響應(yīng)速度變快；當ko＞85.29時，隨著ko增大，響應(yīng)曲線的調(diào)節(jié)時間開始延長，并且出現(xiàn)振蕩現(xiàn)象。綜上所述，選取ko的數(shù)值為85.29，既保證了響應(yīng)曲線沒有振蕩現(xiàn)象，也使得動態(tài)響應(yīng)速度最快，此時改進Ⅱ型EPLL的動態(tài)性能最優(yōu)。

2.3 增強高頻諧波抗干擾能力

EPLL的濾波性能受制于增益系數(shù)ki（i=1,2,3），一旦選定參數(shù)值，難以適應(yīng)復(fù)雜多變的電網(wǎng)環(huán)境。為了解決上述問題，本文在估算幅值環(huán)路和估算頻率環(huán)路中引入滑動平均值濾波器MAF，以增強EPLL抑制高頻諧波干擾的能力。MAF是一種線性相位有限脈沖響應(yīng)濾波器，能夠有效地濾除指定倍頻的諧波分量，其傳遞函數(shù)為

式中，Tw為窗口寬度，決定MAF的響應(yīng)時長以及濾波頻次。為了在不影響基波電壓的前提下濾除大部分倍頻諧波，本文選用Tw=0.01 s作為仿真實驗時MAF的參數(shù)值。根據(jù)式（19），畫出MAF的伯德圖，如圖7所示。觀察圖7可知，MAF具備超強的陷波能力，可以有效地抑制所有1/Tw的倍數(shù)頻次的諧波干擾。在EPLL估算環(huán)路引入MAF之后，得到改進Ⅲ型的EPLL結(jié)構(gòu)，如圖8所示。

在式（19）中，MAF的傳遞函數(shù)是非線性的，不利于進行參數(shù)設(shè)計。本文采用一階Pade近似逼近式（19）中的時延項，化簡得到線性化的傳遞函數(shù)為

根據(jù)式（9）、式（10）和式（20），解得改進Ⅲ型EPLL傳遞函數(shù)特征方程為s3+2s2/Tw+k3s/Tw+k2/Tw=0。同理，假設(shè)該方程有3個相等的實部，則滿足

把 Tw=0.01 s代入式（21），推導出 k2和 k3滿足的關(guān)系式為：k2=200k3/3-160 000/27。將上文選用的k3=314.16代入，解得k2=15 018.03。

3 仿真結(jié)果

為了驗證所提改進型EPLL算法的正確性和有效性，本文設(shè)置了SOGI-PLL、EPLL和3種改進型EPLL作為比較對象，使用上海大周能源技術(shù)有限公司的dAC電力電子開發(fā)平臺來搭建相應(yīng)的鎖相模型，并在Matlab/Simulink環(huán)境中進行仿真分析。根據(jù)上文討論結(jié)果，改進Ⅲ型EPLL的參數(shù)值設(shè) 定 為 k1=k3=314.16、ko=85.29、k2=15 018.03、Tw=0.01 s。為了方便對比分析，傳統(tǒng)EPLL、改進Ⅰ型EPLL、改進Ⅱ型EPLL的對應(yīng)參數(shù)和改進Ⅲ型EPLL的對應(yīng)參數(shù)保持一致。按照文獻[15]所述方法來選擇SOGI-PLL的參數(shù)。本文設(shè)置了電壓暫降、注入直流偏置、高頻諧波干擾3組仿真條件，輸入側(cè)單相交流電壓的額定值統(tǒng)一為220 V/50 Hz。

3.1 電壓暫降

在0.05 s時刻，單相交流電壓發(fā)生-0.5 p.u.的電壓暫降，單相鎖相算法的仿真結(jié)果如圖9所示。隨著電壓幅值發(fā)生嚴重跌落，SOGI-PLL可以穩(wěn)定鎖頻，而EPLL的輸出頻率迅速衰減為0，并且存在工頻振蕩，無法穩(wěn)定鎖頻，說明其估算頻率受制于輸入幅值的大小。3種改進型EPLL都能經(jīng)過一個短暫的動態(tài)過程之后穩(wěn)定鎖頻，驗證了所提解耦方法的有效性。

3.2 注入直流偏置

在0.05 s時刻，單相交流電壓中注入+20 V的直流分量，單相鎖相算法的仿真結(jié)果如圖10所示。EPLL的輸出頻率迅速衰減為0，并且存在大幅度工頻振蕩。SOGI-PLL和改進Ⅰ型EPLL雖然能將頻率穩(wěn)定在50 Hz，但是同樣存在工頻振蕩。改進Ⅱ型EPLL和改進Ⅲ型EPLL都能快速實現(xiàn)鎖頻，只受到輕微干擾，不含振蕩分量，驗證了所提直流偏置消除方法的有效性。

3.3 高頻諧波干擾

在0.05 s時刻，在單相交流電壓中添加0.05 p.u.的-5次諧波和0.05 p.u.的+7次諧波，單相鎖相算法的仿真結(jié)果如圖11所示。顯然，SOGI-PLL、EPLL、改進Ⅰ型EPLL和改進Ⅱ型EPLL的濾波能力不足，輸出頻率中含有高頻諧波分量，無法完全濾除。改進Ⅲ型EPLL的輸出頻率只受到輕微干擾，能夠穩(wěn)定鎖頻，說明引入的MAF極大地提升了EPLL的高頻抗干擾能力，驗證了所提方法的有效性。

4 結(jié)語

針對傳統(tǒng)EPLL的固有缺陷，本文提出了一種改進型EPLL算法，適用于以分布式電源為主的微網(wǎng)并網(wǎng)控制技術(shù)。雖然在輸入電壓發(fā)生電壓暫降時，SOGI-PLL能夠穩(wěn)定鎖頻。但是，當輸入電壓含有直流偏置和高頻分量時，SOGI-PLL的輸出頻率分別受到工頻振蕩和高頻諧波干擾，說明SOGIPLL無法消去直流偏置，濾波能力不足。對比SOGIPLL，所提出的改進Ⅲ型EPLL通過合理的線性化模型分析以及參數(shù)設(shè)計之后，能夠避免電壓幅值變化的影響，有效抑制直流偏置，同時具備優(yōu)越的諧波抗干擾能力，仿真結(jié)果驗證了該方法的有效性和正確性。由于改進Ⅲ型EPLL添加了新的積分支路并引入MAF，無可避免地增加了結(jié)構(gòu)復(fù)雜度、加大了運算量并造成一定的時間延遲。如何簡化系統(tǒng)結(jié)構(gòu)、選擇更加簡便和快速的方法來消除直流偏置和諧波干擾，有待進一步研究。