夏逸驍，陶雪慧

（蘇州大學(xué)軌道交通學(xué)院，江蘇 蘇州 215000）

碳化硅器件作為近年來的新型材料，在電力電子轉(zhuǎn)換器的應(yīng)用中受到更多的關(guān)注。碳化硅MOSFET具有擊穿電場(chǎng)高、載流子飽和漂移速率快、高溫高頻下穩(wěn)定性好、開關(guān)損耗低等優(yōu)勢(shì)[1-2]。利用碳化硅器件開關(guān)特性良好和開關(guān)損耗低的優(yōu)勢(shì)，如何控制它的寄生參數(shù)達(dá)到實(shí)際電路性能的優(yōu)化的是討論的重點(diǎn)。

針對(duì)開關(guān)瞬態(tài)過程的研究已經(jīng)十分廣泛，分為以下3種：電路模型、數(shù)學(xué)模型以及實(shí)驗(yàn)分析模型。電路模型通過軟件仿真，能夠直觀感受寄生參數(shù)如何影響開關(guān)過程，但是要建立器件模型，仿真時(shí)間較長[3]。實(shí)驗(yàn)分析模型[4]直接提取出測(cè)試波形，但是無法從物理層面解釋各寄生參數(shù)對(duì)整個(gè)電路的意義。而數(shù)學(xué)模型彌補(bǔ)了前面兩者的不足：從理論出發(fā)，能夠詮釋開關(guān)過程的物理機(jī)制，并且對(duì)實(shí)際電路提供一定的參考價(jià)值。

1 碳化硅MOSFET開關(guān)模型

圖1為考慮雜散參數(shù)的buck電路等效電路模型，功率回路中VDD為直流母線電壓，驅(qū)動(dòng)回路中Vpulse為脈沖電壓源，其開通和關(guān)斷電壓為Vpulse1和Vpulse2，用來控制MOSFET的開通和關(guān)斷[5-8]。buck電路整體參數(shù)：Lload是電路負(fù)載電感，Cload為負(fù)載電容，Rload為負(fù)載電阻，續(xù)流二極管使用碳化硅肖特基二極管，Cf為二極管的結(jié)電容。開關(guān)管為碳化硅MOSFET，其相關(guān)寄生參數(shù)如下：Rg代表柵極電阻，3個(gè)寄生電容分別為柵漏極電容Cgd、柵源極電容Cgs和漏源極電容Cds。寄生電感包括源極雜散電感Ls1、漏極雜散電感Ld1和柵極雜散電感Lg，以上為MOSFET內(nèi)部的寄生電感。而MOSFET外部的雜散電感包括功率回路與驅(qū)動(dòng)回路之間引線產(chǎn)生的寄生電感Ls2，直流母線VDD和MOSFET漏極[9]之間引線產(chǎn)生的寄生電感Ld2。為了進(jìn)一步簡(jiǎn)化描述，記源極總電感Ls=Ls1+Ls2，漏極總電感Ld=Ld1+Ld2。

圖1 buck電路等效電路模型

下面進(jìn)行基于buck電路的碳化硅MOSFET[10-13]的開關(guān)瞬態(tài)過程建模與分析，僅以開通過程為例進(jìn)行展開，關(guān)斷過程變化率的提取省略。

階段一：開通延遲

脈沖源電壓Vpulse1開始驅(qū)動(dòng)?xùn)艠O，柵極電壓Vgs從零開始上升。驅(qū)動(dòng)電路對(duì)MOSFET的輸入電容Ciss進(jìn)行充電，Vgs上升到閾值電壓Vth后該階段結(jié)束。

階段二：漏極電流上升

此階段同時(shí)伴隨電壓及電流的變化，需要考慮它們之間的聯(lián)系。隨著柵極電壓Vgs等于閾值電壓以后，MOSFET導(dǎo)通，漏極電流id表達(dá)式如下：

考慮碳化硅MOSFET的驅(qū)動(dòng)回路和功率回路，它的驅(qū)動(dòng)回路和柵極電壓表達(dá)式如下：

由式（1）～（4）聯(lián)立可以得到柵極電壓Vgs在該段時(shí)間的表達(dá)式如下：

式（5）的求解依賴于a2-4b的正負(fù)情況，若a2-4b＞0，則為過阻尼；若a2-4b＜0，則為欠阻尼。通過電路基本參數(shù)及MOSFET寄生參數(shù)進(jìn)行計(jì)算。首先在器件的數(shù)據(jù)手冊(cè)中找到該碳化硅器件（C2M00 80120D）寄生電容隨電壓的變化曲線，從中提取結(jié)電容與漏源極電壓Vds的關(guān)系。

圖2 數(shù)據(jù)手冊(cè)中結(jié)電容—Vds變化曲線

根據(jù)第一部分理論分析，只需對(duì)柵源極電容Cgs以及柵漏極電容Cgd進(jìn)行建模，圖2中輸入電容曲線幾乎為一條直線，代表輸入電容幾乎為一個(gè)定值。再觀察圖中米勒電容Crss曲線，由于Crss=Cgd，故此曲線即為柵漏極電容的變化曲線，圖3已經(jīng)完成對(duì)0～50 V電壓范圍的參數(shù)擬合，得到其變化規(guī)律如式（6）所示：

圖3 寄生電容Cgd—Vds擬合曲線

根據(jù)圖3可以觀察到，Cgd在此電壓范圍內(nèi)下降速度極快，導(dǎo)致Cgs遠(yuǎn)大于Cgd，此時(shí)可以判斷出a2-4b＞0，確定Vgs處于過阻尼狀態(tài)后可以得到式（7）：

根據(jù)式（1），漏極電流id表達(dá)式如下：

階段三：漏源極電壓下降

圖4 開通過程雙電流變化情況

第一部分：伴隨Vgs上升到Vmiller。

第二部分：柵極電壓Vgs保持等于米勒電壓Vmiller。

2 MOSFET寄生參數(shù)定量分析

大量文獻(xiàn)通過離散值寄生電容的波形比較并不十分可取，只能大致看出其變化規(guī)律[14-16]。文中選擇了同時(shí)基于不同參數(shù)進(jìn)行分析。由第一部分的擬合結(jié)果可得到各寄生電容隨著Vds變化的規(guī)律，在此基礎(chǔ)之上根據(jù)變化率推導(dǎo)得出的公式進(jìn)行參數(shù)分析。

第一組考慮參數(shù)為驅(qū)動(dòng)電阻Rg（選擇參數(shù)分別為 5 Ω、10 Ω、15 Ω、20 Ω、25 Ω）。

圖5 考慮Vgs時(shí)不同Rg下的

第二組參數(shù)為源級(jí)電感Ls（選擇參數(shù)分別為2 nH、5 nH、10 nH、20 nH、50 nH）。

圖6 不同LS下的

其原因是在考慮寄生電容時(shí)，電感的影響程度遠(yuǎn)不及寄生電容，因此在電路的瞬態(tài)過程中可以忽略Ls對(duì)Vds的影響。而漏極電感Ld的提取結(jié)果與圖6相似，幾乎不影響Vds的變化。

同樣按照2.1第一組考慮參數(shù)為Rg。

圖7 不同Rg下的

可以發(fā)現(xiàn)Lload的增加抑制了漏極電流id的變化，但是主要影響0～20 V的情況，當(dāng)Vds高于20 V后影響幾乎忽略，原因是第一部分中提到的漏極電壓下降分階段進(jìn)行，并且柵極電壓變化也遭到抑制，因此在考慮Vgs的階段，Vds的變化也將受到影響。圖8中單一通過控制共源級(jí)電感Ls的效果不如圖9中明顯，可見漏極電感Ld也會(huì)抑制電流的變化，因此在參數(shù)選擇時(shí)控制功率電路的總電感最為合適。

圖8 不同LS下的

圖9 不同Lload下的

最終得出結(jié)論如下：MOSFET的兩個(gè)寄生電容影響其整個(gè)瞬態(tài)過程，將其加入到其余參數(shù)柵極驅(qū)動(dòng)電阻Rg、源極電感Ls、漏極電感Ld的分析當(dāng)中，Rg的增加減緩了柵極驅(qū)動(dòng)電壓的升高，進(jìn)而抑制了漏極電流id和漏源極電壓Vds的改變。Ls及Ld作為功率回路電感幾乎不影響Vds的變化，但是兩者在電流id變化過程中起到了抑制的作用。柵極電感Lg相比其余電感對(duì)瞬態(tài)過程影響幾乎忽略，因此不作考慮。

3 結(jié) 論