李呈龍 鐘 誠 劉永超 郭 蕊 魯濟豹* 孫 蓉*

1(中國科學院深圳先進技術研究院 深圳 518055)

2(深圳先進電子材料國際創(chuàng)新研究院 深圳 518103)

3(華中科技大學機械科學與工程學院 武漢 430074)

1 引 言

隨著芯片技術不斷地取得突破性進展，相同尺寸集成電路芯片上所集成的晶體管數目每隔 18 個月就會增加一倍，并且至少在接下來的十年中有望繼續(xù)保持這種趨勢[1]。這就是著名的摩爾定律，它在過去幾十年里被證實是正確的并且在不斷地推動著數字電子、工業(yè)制造以及大數據人工智能等領域的發(fā)展[2-4]。當今，飛速發(fā)展的半導體產業(yè)已成為技術和社會變革、生產力和經濟增長的重要驅動力[5-7]。隨著芯片集成度的不斷提高、多尺寸芯片的應用越來越廣泛，業(yè)界對芯片可靠性的要求也在逐年上升。因此，進一步評估芯片可靠性并探討深層次原因是至關重要的。

熱翹曲行為是封裝結構重要的熱機械特性[8-9]，其與球柵陣列(Ball Grid Array，BGA)封裝結構的壽命息息相關。熱翹曲主要是由封裝結構各部分熱膨脹系數(Coefficient of Thermal Expansion，CTE)不匹配而導致的[10-11]，同時泊松比(Poisson’s Ratio)也可能對封裝結構的翹曲造成很大的影響。泊松比是材料的基本屬性，反映材料的橫向變形能力，其變化將會影響材料力學性能的變化。Lee 等[12]通過仿真證實了泊松比可變對翹曲量具有較大影響。Hassan 等[13]指出泊松比對于準確預測芯片的可靠性至關重要。文獻[12-15]表明材料的泊松比具有較強的溫度依賴性，一些高分子材料的泊松比變化往往十分顯著。但在實際中，泊松比測試需要十分專業(yè)的設備(泊松比測試儀、DIC、靜水壓測試等)，尤其是高溫條件下的泊松比往往難以測試，且測試成本高昂。由于泊松比的測試十分復雜，故大多數人在研究中仍將泊松比視為常數，但這可能導致仿真結果存在較大的不準確性。此外，封裝結構的焊點最容易發(fā)生疲勞失效，如微振動、電遷移、熱翹曲等均會導致焊點開裂失效[16-18]，并且焊點疲勞失效經常被作為封裝結構可靠性的判據，因此研究可靠性時須研究焊點的疲勞壽命。 隨著業(yè)界對封裝結構壽命的要求越來越嚴格，有必要深入研究泊松比對封裝結構可靠性的影響。本文研究了環(huán)氧塑封料(Epoxy Molding Compound，EMC)泊松比可變對芯片翹曲的影響，發(fā)現 EMC 泊松比變化會影響 EMC 的翹曲量。隨著芯片尺寸的增加，泊松比對翹曲量的影響也會進一步增強。除了影響翹曲之外，泊松比也會改變芯片的界面應力分布以及封裝結構焊點的疲勞壽命。因此，在特殊場景下，泊松比對可靠性的影響不容忽視，適當考慮材料泊松比對封裝結構的影響具有重要的工程實踐意義。

2 泊松比影響芯片熱翹曲的仿真分析

由于芯片可靠性測試耗時長且成本高昂，因此有限元仿真被廣泛用于分析芯片的可靠性。其中，有限元仿真能準確地預測電子封裝結構的應力應變分布以及疲勞壽命，為可靠性分析提供精準的預測數據。目前，有限元仿真已成為預測封裝結構可靠性的主要手段之一。

2.1 芯片有限元仿真

本文選用引線鍵合(Wire Bonding)芯片模型，來研究 EMC 泊松比可變對芯片可靠性的影響。為了減少運算時間，本文建立了 1/4 簡化后的 BGA 封裝模型(圖 1)，并使用大型有限元分析軟件 ABAQUS 對模型進行求解。其中，有限元分析法(FEM)是一種為求解偏微分方程邊值問題近似解的數值技術[19]，而網格的質量和細化程度對結果會有所影響，因此本文使用 HYPERMESH16.4 進一步細化網格，獲得了質量較高的六面體網格，并且網格與網格之間都能形成共節(jié)點。芯片結構共包括 5 個部分：環(huán)氧塑封料(EMC)、芯片(Die)、芯片膠(Die Attach)、基板(Substrate)和焊點(Solder Ball)，具體結構和材料參數如圖 1 和表 1 所示。

圖1 芯片幾何模型Fig. 1 Geometry model of chip

表1 材料參數與結構尺寸Table 1 Material parameters and structures size

本文采用 ABAQUS 隱式分析，仿真的邊界條件設置為從 30 ℃ 到 125 ℃ 的加溫，仿真中僅改變 EMC 的泊松比。通過參考文獻的材料參數[12-15]，本文將泊松比分別設為 0.25、0.35 和 0.45，其他參數均不變。

2.2 泊松比對翹曲的影響

由于不同材料的熱膨脹系數不匹配，芯片在升溫過程將會發(fā)生翹曲。在長、寬尺寸為 20 mm 的 BGA 中，通過觀察 EMC 泊松比為 0.25 時的翹曲云圖(圖 2(a))可知，EMC 的翹曲量從中心點到邊角點逐漸增加，其中在 EMC 外邊角點處翹曲量最大，為 59.61 μm。為了更直觀地看出泊松比變化對翹曲量的影響，選取 EMC 外邊角點，繪制出該點的翹曲變化曲線，具體如圖 2(b)所示。經過分析可知，EMC 外邊角點的翹曲量隨著泊松比的增加而逐漸降低，翹曲量最多降低約 18 μm。這表明在此封裝結構中，泊松比對翹曲已經有了較為明顯的影響。翹曲過大將會降低芯片的可靠性，其中翹曲不僅會影響芯片的應力應變分布，而且還會影響回流焊過程中焊接不良的風險，故雖然不考慮泊松比可以簡化仿真的復雜性，但在很大程度上會降低可靠性分析的準確性。

2.3 不同尺寸芯片的泊松比對翹曲的影響規(guī)律

在 2.2 小節(jié)的基礎上，本節(jié)繼續(xù)探究芯片尺寸不同時，EMC 泊松比對芯片的影響(其他參數不變)，仿真參數設置如表 2 所示。

通過觀察不同尺寸芯片在 EMC 外邊角點處的翹曲量(圖 3(a))可知：泊松比的增加會降低 EMC 的翹曲，而且芯片的尺寸越大，EMC 的翹曲降低量也越多，降低的速度也越快。為了能直觀地看出尺寸與翹曲變化量的關系，本文繪制了尺寸與 EMC 外邊角點翹曲變化量的曲線(圖 3(b))。其中，翹曲變化量(△Warpage)定義為泊松比為 0.25 時的 EMC 外邊角點翹曲量與泊松比為 0.45 時的 EMC 外邊角點翹曲量的差值?？梢钥闯?，芯片尺寸的增加能夠大大增加 EMC 的翹曲，且芯片尺寸越大影響的程度也越大；當 EMC 長、寬尺寸為 10 mm 時，翹曲變化量約2 μm；當 EMC 長、寬尺寸為 30 mm 時，翹曲變化量約 16 μm。因此，隨著芯片尺寸的不斷增加，泊松比對 EMC 翹曲的影響越來越顯著，若不考慮泊松比將會降低可靠性分析的準確性。

圖2 EMC 泊松比變化影響翹曲量的變化Fig. 2 The changes in warpage caused by EMC Poisson’s ratio

表2 其他芯片仿真參數設置Table 2 Other chip simulation parameter settings

泊松比是材料的基本屬性，其反映的是材料橫向變形的彈性常數[20]。泊松比測量方法一般是在拉伸或壓縮實驗時，材料的橫向正應變與軸向正應變比值的絕對值，如公式(1)所示。在彈性范圍內，材料的泊松比一般為常數，但部分高分子材料有時并不屬于彈性材料，尤其是在溫度發(fā)生變化時，其泊松比往往會發(fā)生變化。根據具廣義胡克定律，泊松比變化會影響材料的體積模量和剪切模量(公式(2～3))。因此，EMC 泊松比變化使得體積模量、剪切模量亦發(fā)生改變，并會間接影響封裝結構的翹曲以及應力應變。此外，芯片尺寸也能增加泊松比對翹曲的影響，這是因為翹曲能夠在長度方向上不斷積累。EMC 本身為高分子材料，其泊松比具有溫度依賴性，在仿真中將泊松比視為常數會對可靠性產生較大的誤差。由此可見，考慮泊松比對于進一步提高封裝結構可靠性具有非常重要的意義。

其中，εx為橫向正應變；εy為軸向正應變；E為彈性模量。

圖3 芯片尺寸變化影響 EMC 翹曲量的變化Fig. 3 The changes in EMC warpage caused by chip size

3 泊松比對芯片界面應力的影響分析

界面應力過大往往會造成芯片界面開裂，甚至導致部分組件損壞。本節(jié)在第 2 小節(jié)的基礎上，繼續(xù)研究 EMC 泊松比對芯片界面應力的影響。如圖 4(a、b)所示，通過觀察 EMC 的應力云圖可知 EMC 存在 2 個危險點：A 點為 EMC 內邊角點，表現為基板對 EMC 的應力，該點應力過大將會導致 EMC 和基板的接觸面發(fā)生開裂；B 點為芯片邊角與 EMC 邊角接觸的點，表現為芯片對 EMC 產生的應力。根據圖 4(c、d)可知，EMC 泊松比的增加能增大危險點 A 的應力，z方向的應力增大了 1 MPa(增幅約 25%)，等效應力增大了約 1 MPa(增幅約 10%)。EMC 翹曲本身是一種應力釋放的過程，翹曲量減小反而可能導致應力不斷積累。因此，泊松比增加導致翹曲量減小(圖 3)，進而導致 A 點應力增加。相反，芯片尺寸對 A 點的應力影響則較小，芯片尺寸的增加導致翹曲增加，這在一定程度上會釋放 A 點的應力，導致芯片尺寸對 A 點應力的影響較小。由此可知，考慮泊松比能夠進一步提高芯片界面應力分析的準確性，而芯片尺寸對界面應力的影響則較小。

圖4 泊松比變化影響 A 點應力變化Fig. 4 Poisson’s ratio causes stress change at point A

圖5 泊松比變化影響 B 點應力變化Fig. 5 Poisson’s ratio causes stress change at point B

根據芯片應力云圖(圖 5(a))可知，B 點為芯片應力最大值點，該點與 EMC 危險點處于同一位置，是容易發(fā)生疲勞失效的關鍵位置。如圖 5(b、c)所示，EMC 泊松比從 0.25 增大至 0.45 時(尺寸不變)，危險點 B 的等效應力增加約 6 MPa。這是因為當 EMC 泊松比增加時，芯片的翹曲會減少，導致芯片應力積累，進而 B 點應力增加。當芯片長、寬尺寸從 10 mm 增大至 30 mm(泊松比不變)，危險點 B 的等效應力增加約 8 MPa。這主要是因為 B 點(芯片)被包圍在 EMC 腔體之中，由于芯片尺寸增加而增大的影響(熱膨脹)會全部作用在 EMC 的腔體中，應力無法釋放，導致 B 點應力增加。因此，適當考慮泊松比能夠進一步提高芯片應力分布的精確度，尤其是在大尺寸芯片中，泊松比可能是導致芯片失效的重要原因。

4 板級封裝中泊松比影響焊點壽命的仿 真分析

在板級封裝結構中，焊點需要承受電負載和熱應力(既要保證芯片和基板之間的電互通，還要起到組裝 PCB 與芯片的作用)，故焊點往往最容易出現疲勞失效。業(yè)界一般將焊點疲勞壽命作為封裝結構可靠性的判據，因此需要重點考慮泊松比對焊點疲勞壽命的影響。

行業(yè)內針對 BGA 焊點壽命預測主要基于 4 種壽命模型進行，分別是基于應變的模型、基于能量的模型、基于斷裂的模型和基于損傷的模型[21]，其中基于應變壽命模型的應用十分廣泛。焊點主要失效表現為低周疲勞失效，業(yè)界主流使用的基于應變壽命模型為 Coffin-Manson 方程。Coffin-Manson 方程描述了等效塑性應變范圍( )對疲勞壽命(Nf)的影響，本文采用 Engelmaier[22-23]修正系數的 Coffin-Manson 方程，具體如公式(4)所示。

其中，f為以天為單位時間的熱循環(huán)頻率；Tm為熱加載過程中的平均溫度(Tmax、Tmin分別為溫度循環(huán)過程中的最高和最低溫度)。

圖6 (a)板級封裝模型；(b)1/4 板級封裝模型Fig. 6 (a)Board-level packaging model; (b)1/4 board-level packaging model

在板級封裝結構的基礎上，本節(jié)主要研究泊松比可變對焊點疲勞壽命的影響。板級封裝結構是將芯片級封裝結構組裝在 PCB 板上，同樣建立 1/4 封裝結構，如圖 6(b)所示?？紤]到泊松比對大尺寸影響更顯著，芯片選用長、寬尺寸為 30 mm 的芯片(表 2 中序號 10～12 組)，設置不同 EMC 泊松比，分別為 0.25、0.35、0.45。PCB 板的楊氏模量為 26 GPa，泊松比為 0.30，CTE 為16 ppm/℃；底部填充膠的楊氏模量為 6 500 MPa，泊松比為 0.30，CTE 為 29.5 ppm/℃。Wang 等[24]采用黏塑性本構模型(Unified Creep-plasticity Constitutive Model，UCP)來描述焊點的材料屬性，并估算了電子封裝結構的熱疲勞壽命。參照 Wang 等[24]、Long 等[25-26]的研究方法，本文焊點采用彈塑性本構模型，其余材料參數與上文所述一致。溫度循環(huán)邊界采用 JESD22-A104C 標準[27]，其中，溫度循環(huán)加載如圖 7 所示。

圖7 溫度循環(huán)曲線Fig. 7 Temperature cycle curve

通過觀察焊點的等效塑性應變云圖(圖 8(a))可知：芯片對其下方的焊點影響十分顯著，等效塑性應變最大點位于芯片邊角下的焊點中，且該點最容易發(fā)生疲勞失效，其等效塑性應變約 0.002 136。通過選取板級封裝仿真中最大等效塑性應變點，繪制了等效塑性應變隨時間變化的曲線可知，EMC 泊松比增大將會增加焊點的等效塑性應變，如圖 8(b)所示。將 3 種仿真結果的等效塑性應變代入公式(4)中可得：EMC 泊松比為 0.25 時，Nf＝92 068；EMC 泊松比為 0.35 時，Nf＝90 582；EMC 泊松比為 0.45 時；Nf＝88 851。因此，泊松比增大會略微降低焊點的疲勞壽命，影響芯片的可靠性。

需要注意的是，EMC 泊松比產生的影響是直接作用于基板和芯片上的，其對焊點壽命的影響程度相對較小，但芯片中與焊點鄰近部分的泊松比發(fā)生變化時(如基板、PCB 板以及底部填充膠(UF)等)，將會大大影響焊點的疲勞壽命。本文也通過設置 EMC 泊松比不變(為 0.35)時，僅改變底部填充膠的泊松比，計算出對應疲勞壽命為：UF 泊松比為 0.20 時，Nf＝393 400；UF 泊松比為 0.30 時，Nf＝90 582；UF 泊松比為 0.40 時；Nf＝11 892。顯然，UF 泊松比增加會大大降低焊點的疲勞壽命，故不能忽視泊松比對焊點疲勞壽命的影響。因此，在預測焊點疲勞壽命時，適當考慮材料泊松比具有十分重要的意義。

5 討論與分析

目前，雖然大多數學者為了簡化材料參數研究的計算時間，一般都會將材料泊松比視為常數，但是簡化處理也會對結果精度產生一定的影響。Lee 等[12]通過改變 EMC 泊松比(從 0.20 到 0.45)，測得翹曲量變化約 25 μm。本文改變 EMC 泊松比(從 0.25 到 0.45)，測得 EMC 最大翹曲量變化約 18 μm。因此，EMC 泊松比變化將影響芯片的翹曲量，這與 Lee 等[12]的結論是相同的。同時，本文在研究 EMC 泊松比改變會增加芯片翹曲量的基礎上，進一步探究了芯片尺寸增加能夠增大 EMC 泊松比變化對翹曲的影響；并且 EMC 泊松比增加會造成芯片與基板接觸界面應力增加(A 點應力最大增加了約 1 MPa，增幅約 25%)、芯片與 EMC 接觸點應力增加(B 點應力最大增加了 6 MPa)，這可能造成芯片界面分層、芯片達到應力極限而損壞。此外，Hassan 等[13]指出輸入精準泊松比對精準預測芯片可靠性具有非常重要的意義，本文研究表明 EMC 泊松比會輕微降低焊點的疲勞壽命(焊點壽命降低了 3 200 多次循環(huán)，僅降低總壽命的 3%)，但當芯片中與焊點鄰近部分的泊松比發(fā)生變化時，材料泊松比在很大程度上會影響焊點的疲勞壽命(如 UF 材料泊松比變化后，壽命降低了 381 508 次循環(huán)，降低總壽命的 97%)。

圖8 EMC 泊松比變化影響焊點等效塑性應變的變化Fig. 8 EMC Poisson’s ratio causes the equivalent plastic strain change of the solder joint

6 總 結

隨著業(yè)界對可靠性的要求越來越嚴格，進一步評估泊松比對封裝結構可靠性的影響并探討深層次原因是至關重要的。本文利用有限元分析法，通過研究芯片仿真和板級封裝仿真，分別探究了 EMC 泊松比對芯片翹曲、芯片應力分布以及板級封裝焊點壽命的影響。通過分析可知：EMC 泊松比可變對翹曲具有較為明顯的影響，而且這種影響會隨著芯片尺寸的增加而增加；泊松比增加也有可能造成芯片界面分層、芯片達到應力極限而損壞；EMC 泊松比也會影響焊點的疲勞壽命，尤其是當芯片中與焊點鄰近部分的泊松比發(fā)生變化時，在很大程度上會影響焊點的疲勞壽命。因此，為了提高封裝結構可靠性的設計精度，需要考慮泊松比對封裝結構的影響。隨著芯片不斷向著大尺寸方向發(fā)展，研究材料泊松比對封裝可靠性的影響具有更為深遠的意義。